模拟CMOS集成电路设计(拉扎维)第九章运算放大器

西电微电子：模拟集成电路设计第九章运算放大器董刚Email:[e-mail]2007年9月opampCh.9#1西电微电子：模拟集成电路设计opampCh.9#2–––––西电微电子：模拟集成电路设计回顾•反馈系统中负载的影响二端口网络模型电压-电压反馈中的负载电流-电压反馈中的负载电压-电流反馈中的负载电流-电流反馈中的负载opampCh.9#3西电微电子：模拟集成电路设计二端口线性时不变系统的四种模型a.b.c.d.Z模型Y模型H模型G模型opampCh.9#4西电微电子：模拟集成电路设计Z模型V1=Z11I1+Z12I2V2=Z21I1+Z22I2返回信号检测信号opampCh.9#5西电微电子：模拟集成电路设计Y模型I1=Y11V1+Y12V2I2=Y21V1+Y22V2返回信号检测信号opampCh.9#6西电微电子：模拟集成电路设计H模型V1=H11I1+H12V2I2=H21I1+H22V2返回信号检测信号opampCh.9#7西电微电子：模拟集成电路设计G模型I1=G11V1+G12I2V2=G21V1+G22I2返回信号检测信号opampCh.9#8西电微电子：模拟集成电路设计选择二端网络模型表述反馈网络反馈网络类型电压-电压反馈V1-V2电流-电压反馈I1-V2电压-电流反馈V1-I2电流-电流反馈描述V2=X21V1+X22I2V2=X21I1+X22I2I2=X21V1+X22V2I2=X21I1+X22V2对应模型G模型Z模型Y模型H模型I1-I2opampCh.9#91西电微电子：模拟集成电路设计电压-电压反馈中的负载（a）G模型（b）简化的G模型（忽略反馈网络的反向增益）Ve=(VinG21Vout)ZinZin+G22Vout=A0VeG111Zout+G111VoutVin=A01+A0ZinG111Zin+G22Zout+G111ZinG111Zin+G22Zout+G11G21opampCh.9#101V2I2西电微电子：模拟集成电路设计等效开环增益的计算VoutVin=A01+A0ZinG111Zin+G22Zout+G111ZinG111Zin+G22Zout+G11G21Av,open=A0ZinG111Zin+G22Zout+G111G11=I1V1|I2=0G22=|V1=0opampCh.9#11==西电微电子：模拟集成电路设计计算开环增益与闭环增益Av,openG21=VYRD1VinRF||RS+1/gm1RSRS+RF{gm2[RD2||(RF+RS)]}Av,closed=Av,open1+G21Av,openopampCh.9#12V2V1西电微电子：模拟集成电路设计小结：电压-电压反馈中的负载I1=G11V1+G12I2V2=G21V1+G22I2G11=G22=I1V1V2I2|I2=0的输出端开路|V1=0的输入端短路=G21=|I2=0β的输出端开路G11:导纳量纲，反馈网络输入端看进去的导纳G22:电阻量纲，反馈网络输出端看进去的电阻G21:无量纲opampCh.9#13西电微电子：模拟集成电路设计运算放大器•定义：高增益的差分放大器•用途：实现一个反馈系统•开环增益：由闭环电路的精度决定运算放大器设计是一个不断tradeoff的过程opampCh.9#14西电微电子：模拟集成电路设计本讲内容•概述–性能参数•单级运算放大器•两级运算放大器•运算放大器设计要点opampCh.9#15西电微电子：模拟集成电路设计运算放大器的性能参数增益小信号带宽大信号带宽输出摆幅线性度噪声与失调电源抑止opampCh.9#161111－×西电微电子：模拟集成电路设计增益•高开环增益：–抑止非线性=R2R2+R1理想运放时系统的闭环增益为实际运放A1，系统的闭环增益为×1＋1A111A1若闭环增益为10，要求增益误差小于1％，则A11000opampCh.9#17西电微电子：模拟集成电路设计如何实现精确的增益•开环：不能实现–工艺偏差•闭环：–前馈放大器：开环增益A1足够高–反馈放大器：精确匹配β1A1其中为增益误差opampCh.9#18西电微电子：模拟集成电路设计小信号带宽•小信号带宽通常定义为单位增益频率fu•3dB频率f3dB与fu的示意如下（均为对数坐标）opampCh.9#1911tA0西电微电子：模拟集成电路设计小信号带宽与信号建立时间的关系设前馈放大器为单极点系统A(s)=A01+s0闭环带宽扩展为(1+A0)倍时间常数=(1+A0)0A00Vin=au(t)Vout=a(1e)u(t)1+A01%稳定精度：t1%=ln1004.60.1%稳定精度：t0.1%=ln10006.9稳定精度1％稳定时间小于5ns1/β=1+R1/R2=10则τ≈1.09nsfu0GHzopampCh.9#20––––西电微电子：模拟集成电路设计本讲内容•概述•单级运算放大器五管差分运放共源共栅运放全差分折叠共源共栅运放单端输出折叠共源共栅运放•两级运算放大器•运算放大器设计要点opampCh.9#21西电微电子：模拟集成电路设计单级运算放大器低频小信号增益:Av0=gm1(ro2||ro4)=gm1ro2,4opampCh.9#22西电微电子：模拟集成电路设计单级运放的单位增益接法opampCh.9#23西电微电子：模拟集成电路设计单级运放的输入共模电平范围•保证所有晶体管均处于饱和区•输入下限：Vin,min=VCSS+VGS1=Vdsat+Vth1+Vdsat1•输入上限：Vin,max=VDD-|VGS3|+Vth1•设所有晶体管的Vdsat相等，则Vin,max-Vin,min=VDD-|Vth3|-3|Vdsat|opampCh.9#24西电微电子：模拟集成电路设计单位增益放大器的闭环输出阻抗开环输出阻抗：ro2||ro4环路增益：gm1ro2||ro4闭环输出阻抗为：Rout,cl=ro2||ro411+gm1ro2||ro4gm1opampCh.9#25––––西电微电子：模拟集成电路设计本讲内容•概述•单级运算放大器五管差分运放共源共栅运放全差分折叠共源共栅运放单端输出折叠共源共栅运放•两级运算放大器•运算放大器设计要点opampCh.9#26西电微电子：模拟集成电路设计共源共栅运算放大器Av0=gm2gm4ro4ro2||gm6ro6ro8opampCh.9#27西电微电子：模拟集成电路设计共源共栅运放的输入共模电平范围•保证所有晶体管均处于饱和区•输入下限：Vin,min=VCSS+VGS1=Vdsat+Vth1+Vdsat1•输入上限：Vin,max=Vb-|VGS4|+Vth1•设所有晶体管的Vdsat相等，则Vin,max-Vin,min=Vb-|Vth4|-3Vdsat•Vb≥|Vth4|+3Vdsat•Vb越大，输入共模电平摆幅越大opampCh.9#28•••••••西电微电子：模拟集成电路设计单端输出共源共栅运放的输出范围保证所有晶体管均处于饱和区设所有晶体管的|Vdsat|相等输出下限：Vout,min=Vb-VGS4+Vdsat4=Vb-Vth4输出上限：Vout,max=VDD-|VGS7|-|VGS5|+|VGS6|-|Vdsat6|=VDD-|Vth7|-2Vdsat输出摆幅Vout,max-Vout,min=VDD-|Vth7|-Vb+|Vth4|-2VdsatVb越小，输出摆幅越大输出摆幅的最大值为VDD-|Vth7|-5VdsatopampCh.9#29••••••••西电微电子：模拟集成电路设计双端输出共源共栅运放的输出范围保证所有晶体管均处于饱和区设所有晶体管的|Vdsat|相等输出下限：Vout,min=Vb1-VGS4+Vdsat4=Vb1-Vth4输出上限：Vout,max=Vb2+|VGS6|-|Vdsat6|=Vb2+Vthn输出摆幅2(Vout,max-Vout,min)=2(Vb2+Vdsat-Vb1+Vth4)Vb2越大，输出摆幅越大Vb1越小，输出摆幅越大输出摆幅的最大值为2(VDD-5Vdsat)opampCh.9#30西电微电子：模拟集成电路设计共源共栅运放的优缺点•优点：–高增益•缺点：–输入摆幅、输出摆幅小–不宜用做单位增益缓冲器输出最大值：VbVGS4+Vth2输出最小值：VbVth4输出摆幅：Vth2+Vth4VGS4opampCh.9#31西电微电子：模拟集成电路设计单端输出的共源共栅运放（1）•实际电路中，b结构被广泛采用opampCh.9#32西电微电子：模拟集成电路设计单端输出的共源共栅运放（2）Vout,min=Vb1Vth4Vout,max=Vb2+|Vth6|Rout=gm6ro6ro8||gm4ro4ro2Av0=gm1RoutopampCh.9#33西电微电子：模拟集成电路设计全差分共源共栅运放的设计(1)性能指标VDD=3V输出摆幅=3V功耗=10mWAv0=2000工艺参数μnCox=60A/V2μpCox=30A/V2λn=0.1V-1(L=0.5m)λp=0.2V-1(L=0.5m)=0vthn=|vthp|=0.7VopampCh.9#34西电微电子：模拟集成电路设计全差分共源共栅运放的设计(2)设计经验放大管过驱动电压：200mV负载管过驱动电压：200~500mV尾电流管过驱动电压：300~500mV过驱动电压分配Vdsat1~Vdsat4:200mVVdsat5~Vdsat8:300mVVdsat9:300mV功耗分配I9=3mAIREF1+IREF2=330uAopampCh.9#351W2LW西电微电子：模拟集成电路设计全差分共源共栅运放的设计(3)电流、过驱动电压已知由简单电流公式ID=CoxVdsat2确定各晶体管的宽长比WLWL=12501~4=11115~8=900L9opampCh.9#36WLIWVGSL==×=np西电微电子：模拟集成电路设计全差分共源共栅运放的设计(4)ID=12Cox(VGSVth)2gm=D=Cox(VGSVth)2ID2ID(VGSVth)Vdsat=2Cox1ro=IDWLIDgmro=2ID12VdsatIDVdsatRout=gm3ro3ro1||gm5ro5ro7=22||2Vdsat1ID2Vdsat5IDopampCh.9#372ID=npnpW西电微电子：模拟集成电路设计全差分共源共栅运放的设计(5)gm1=Vdsat1Rout=gm3ro3ro1||gm5ro5ro722||2Vdsat1ID2Vdsat5IDAv0=Vdsat12Vdsat1+2Vdsat54若所有晶体管均取最小沟道长度，则Av0=14161L若=1111m/1mL58则Av04000opampCh.9#382西电微电子：模拟集成电路设计全差分共源共栅运放的设计(6)偏置电压设计Vbn=Vth9+Vdsat9Vb3=VDD|Vth7||Vdsat7|Vb1Vth3+Vdsat3+Vdsat1+Vdsat9Vb1Vth30.7留余量，取Vb1Vth3=0.8VVb2VDD|Vdsat7||Vth5||Vdsat5|Vb2＋|Vth5|2.4留余量，取Vb2＋|Vth5|=2.3V电压摆幅（Vb2＋|Vth5|－Vb1+Vth3)=3VopampCh.9#39西电微电子：模拟集成电路设计全差分共源共栅运放的设计(小结)1.确定各晶体管的过驱动电压2.确定各支路的直流电流3.根据过驱动电压与支路电流，确定各晶体管宽长比4.根据增益的要求，确认各晶体管的尺寸（宽长比不变，增益不满足要