数字集成电路简介

数字集成电路设计2011第1章引论许晓琳([e-mail])合肥工业大学电子科学与应用物理学院2020年6月25日8时19分引论.2课程教材•DigitalIntergratedCircuits—ADesignPerspective(2ndEdition)–J.M.Rabaey等著–清华大学出版社影印版•数字集成电路—电路、系统与设计(第二版)–周润德等译–电子工业出版社中文版2020年6月25日8时19分引论.3课程内容•基础部分–数字集成电路介绍（第一章）–CMOS器件（第三章、第四章）•电路部分–CMOS反相器（第五章）–CMOS组合逻辑单元（第六章）–CMOS时序逻辑单元（第七章）•系统部分–时序（第十章）和互连安排（第九章）–算术逻辑运算单元（第十一章）–存储器和可编程逻辑阵列（第十二章）–设计方法学（第八章）2020年6月25日8时19分引论.4参考教材•CMOS超大规模集成电路设计(第三版)–N.H.E.Weste等著–中国电力出版社中文版2020年6月25日8时19分引论.5本章重点1.数字电路设计进展2.数字电路设计中有待解决的问题3.如何衡量设计质量2020年6月25日8时19分引论.61.1历史回顾世界上已知的第一个自动计算器——Babbage的DifferenceEngineI(1832)的工作部件25000个机械部件总成本为17470英镑2020年6月25日8时19分引论.7ENIAC——第一台完整的计算机80英尺长，8.5英尺高以及几英尺宽，并含有18000个真空管2020年6月25日8时19分引论.8第一个晶体管，Bell实验室，19472020年6月25日8时19分引论.9晶体管的三位发明人：肖克利（W.Schokley）巴丁（J.Bardeen）布拉顿（W.Brattain）获得1956年Nobel物理奖2020年6月25日8时19分引论.10第一个集成电路，JackKilby，德州仪器，19582020年6月25日8时19分引论.11集成电路的发明人：基尔比（JackKilby）获得2000年Nobel物理奖2020年6月25日8时19分引论.121969年，法庭判决基尔比和诺伊斯为集成电路的共同发明人，集成电路的专利权属于基尔比，集成电路内部连接技术的专利属于诺伊斯2020年6月25日8时19分引论.13晶体管革命•TTL–1947年：晶体管（Bardeen/BellLab）–1949年：双极型晶体管（Schockley）–1956年：数字逻辑门（Harris）–1960年：商用IC逻辑门（Fairchild）–1962年：TTL系列（Beeson/Fairchild）–1974年：ECL高速系列（Masaki）–1972年：I2L低功耗高密度系列（Hart）功耗/集成度——双极型让位于MOS2020年6月25日8时19分引论.14晶体管革命•MOS–1925年：IGFET（Lilienfeld）•缺乏对材料的了解和栅稳定性问题–1963年：CMOS逻辑门（Wanlass）•工艺复杂性–1970年：PMOS计算器–1970年：NMOS存储器•高密度：4Kbit–1972/74年：NMOS微处理器•高速：Intel4004/8080功耗——NMOS让位于CMOS2020年6月25日8时19分引论.15集成电路的概念•IntegratedCircuit，缩写IC•通过一系列特定的加工工艺，将晶体管、二极管等有源器件、电容和电阻等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能2020年6月25日8时19分引论.16VddABOut集成电路集成电路的内部电路2020年6月25日8时19分引论.17集成电路的分类划分依据分类结构双极型（NPN/PNP）、MOS型（PMOS/NMOS/CMOS)、BIMOS型（BiMOS/BiCMOS）规模SSI、MSI、LSI（Small、Medium、Large）VLSI（VeryLargeScaleIC：超大）ULSI（UltraLargeScaleIC：特大）GSI（GiganticScaleIC：巨大）功能数字IC（组合/时序）模拟IC（线性/非线性）模数混合IC应用领域通用IC、专用IC2020年6月25日8时19分引论.18划分集成电路规模的标准类型数字集成电路模拟集成电路MOSIC双极ICSSI10010030MSI100~1000100~50030~100LSI103~105500~2000100~300VLSI105~1072000300ULSI107~109GSI109*每块集成电路芯片中包含的元器件数目叫做集成度2020年6月25日8时19分引论.191.2数字IC设计中的问题Electronics,April19,1965.16151413121110987654321019591960196119621963196419651966196719681969197019711972197319741975LOG2OFTHENUMBEROFCOMPONENTSPERINTEGRATEDFUNCTION•摩尔定律–1965年，GordonMoore预言单个芯片上晶体管的数目每18到24个月翻一番。(随时间呈指数增长)2020年6月25日8时19分引论.20A.逻辑IC复杂程度的趋势B.存储器复杂程度的趋势图1.2逻辑IC和存储器集成复杂程度随时间发展的趋势2020年6月25日8时19分引论.21图1.3微处理器晶体管数目的增长历史2020年6月25日8时19分引论.22图1.421世纪初期微处理器性能的发展趋势2020年6月25日8时19分引论.23A.4004微处理器B.Pentium4微处理器图1.5Intel4004(1971)和奔腾4(2000)微处理器设计方法的比较设计方法的比较2020年6月25日8时19分引论.24n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM数字电路设计的抽象层次•抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。这一模型含有用来在下一层次上处理这一模块所需要的所有信息。2020年6月25日8时19分引论.25例题1.1时钟对系统设计的挑战φ(V)t(nsec)(a)理想时钟波形寄存器寄存器Outφ时钟偏差φ’(b)两个串联的寄存器δ时钟偏差时间3210Out’Out(c)模拟得到的波形3210V(伏特)V(伏特)2020年6月25日8时19分引论.26例题1.2电源分布网络对系统设计的挑战功能块A功能块B功能块A功能块BA.布线通过功能块B.布线绕过功能块2020年6月25日8时19分引论.271.3数字设计的质量评价•集成电路的成本•功能性和稳定性•性能•功耗和能耗•为了保证整个设计层次中定义的一致性，我们采用了从下而上的设计方法：从定义一个简单反相器基本的质量评定标准开始，并逐渐将它们扩展到如逻辑门、模块和芯片这些更为复杂的功能2020年6月25日8时19分引论.281.3.1IC的成本固定成本（非重复性费用）•与销售量无关•设计所花费的时间和人工•受设计复杂性、设计技术难度以及设计人员产出率的影响•对于小批量产品，起主导作用可变成本（重复性费用）•与产品的产量成正比•直接用于制造产品的费用•包括产品所用部件的成本、组装费用以及测试费用产量固定成本本每个集成电路的可变成每个集成电路的成本最终测试的成品率封装成本芯片测试成本芯片成本可变成本2020年6月25日8时19分引论.29单个芯片From已完成的圆片。每个小方块代表一个芯片2020年6月25日8时19分引论.30芯片成品率每个圆片的芯片数圆片成本芯片成本芯片面积单位面积的缺陷数＋芯片成品率1芯片面积圆片直径－芯片面积圆片直径每个圆片的芯片数222例题1.3芯片成品率假设有一个12英寸的圆片，芯片尺寸为2.5cm2，1个缺陷/cm2，α=3。确定该CMOS工艺生产的成品率。本例中有252个功能可能合格的芯片，芯片成品率为16％。说明：面积小是一个数字逻辑门希望具有的特性简单化和规则化是成本要求严格的设计所具有的一个重要特性2020年6月25日8时19分引论.311.3.2功能性和稳定性•噪声–在逻辑节点上不希望发生的电压和电流的变化•两条并排放置的导线之间–耦合电容-其中一条导线上电压的变化会影响相邻导线上的信号–耦合电感-其中一条导线上电流的变化会影响相邻导线上的信号•电源线和地线上的噪声–会影响该门的信号电平v(t)i(t)VDD说明：噪声是数字电路工程中一个主要关注的问题。如何克服所有这些干扰是高性能数字电路设计所面临的主要挑战之一。2020年6月25日8时19分引论.32静态特性•一个门的稳态参数–静态特性–衡量了该电路对制造过程中发生偏差和噪声干扰的稳定性•数字电路对逻辑（或布尔）变量进行操作x{0,1}•把一个额定电平与每个逻辑状态相联系就可以把这个电压转变成一个离散变量：1VOHand0VOL•VOH和VOL两个电平之间的差称为逻辑或信号摆幅VswV(y)V(x)OHOLOLOHVVVV2020年6月25日8时19分引论.33电压传输特性(VTC)outinVinVoutfVOH=f(VOL)VOLVOHVout=Vin开关阈值电压VMVOL=f(VOH)VM=f(VM)说明：VM在研究时序电路时特别有意义2020年6月25日8时19分引论.34•可接受的高电压和低电压的区域分别由VIH和VIL电平来界定，它们代表了VTC增益等于-1的点V(x)V(y)斜率=-1斜率=-1VOHVOLVILVIH10不确定区VOHVOLVILVIHA.电压与逻辑电平之间的关系B.VIH和VIL的定义图1.12逻辑电平映射至电压范围说明：为了确保电路正确工作，稳态信号应当避开不确定区2020年6月25日8时19分引论.35噪声容限•应当使“0”和“1”的区间越大越好不确定区10门输出门输出VOHVILVOLVIH高电平噪声容限低电平噪声容限NMH=VOH-VIHNML=VIL-VOLGndVDDVDDGnd说明：为使一个数字电路能工作，噪声容限应当大于零，并且越大越好2020年6月25日8时19分引论.36再生性•再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。v0v1v2v3v4v5v6-11350246810t(nsec)V(volts)v0v2v1例题1.4再生性CMOS反相器链的模拟响应2020年6月25日8时19分引论.37再生性的条件•一个门的VTC应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1in=outin=finv(out)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)v0v1v2v3f(v)finv(v)A.具有再生性的门B.不具有再生性的门2020年6月25日8时19分引论.38抗噪声能力•噪声容限描述的是一个电路克服噪声源影响的能力•抗噪声能力则表明系统在噪声存在的情况下正确处理和传递信号的能力•噪声源与信号节点间的传递函数比1要小许多。不具备这一特性的电路则对噪声很敏感。•为了研究一个门的抗噪声能力，需要规定各个噪声源的噪声指标，即分配给不同噪声源各自所允许的噪声大小–对于好的抗噪声能力，信号摆幅和噪声容限必须足够大以克服固定噪声的影响–对于内部噪声源的敏感性基本取决于门对噪声的抑制能力，即比例因子gjijswjNfiiswNMVgVfVV2jjiNfiiswgVfV2122020年6月25日8时19分引论.39方向性•门必须是单向的，也就是说一个输出电平的变化不应当出现在同一电路的任何一个并未改变的输入上•实际实现的门