数字集成电路设计之版图设计技术

版图设计技术第七章第七章版图设计技术7.17.1引言7.2版图设计过程7.3版图设计规则设计规则的内容与作用；设计规则的描述；CMOS的N阱工艺设计规则；设计规则的基础；版图设计例子7.4版图描述语言7.5版图电学参数计算电阻的估算；电容的估算§§7.17.1引言引言第七章第七章一、什么是版图？多晶硅金属1扩散区在扩散区上的金属§§7.17.1引言引言1、按版图设计自动化程度分:§§7.17.1引言引言二、版图设计方法2、按版图结构及制造方法分人工版图设计方法（手工设计）、计算机辅助设计CAD方法（半自动设计）和全自动设计半定制（semi-custom）和全定制（full-custom）集成电路的设计内容：系统设计、逻辑设计、电路设计和版图设计§§7.17.1引言引言版图设计方法示意图全定制标准单元可编辑单元宏单元基于单元Pre-diffused(门阵列)Pre-wired(FPGA's)基于阵列半定制数字集成电路①全定制方法Intel4004§§7.17.1引言引言半定制设计流程逻辑综合逻辑综合FloorplanningFloorplanning布局布局布线布线制版数据电路提取电路提取版图后仿真版图后仿真版图前仿真版图前仿真HDL语言HDL语言结构级结构级物理级物理级行为级行为级设计说明设计Iteration§§7.17.1引言引言过渡到自动和规则结构Intel8080Intel4004(‘71)Intel8085Intel8286Intel8486§§7.17.1引言引言§§7.27.2版图设计过程版图设计过程第七章第七章详细布线总体布线划分电路描述布图规划布局版图数据版图设计过程1）版图设计输入：电路所含的元件说明和网表2）版图设计输出：芯片制作所需的版图数据§§7.27.2版图设计技术版图设计技术§§7.37.3版图设计规则版图设计规则第七章第七章§7.3.1设计规则的内容与作用一、版图设计规则（designrule）1、内容z几何设计规则：规定了掩膜版各层几何图形的宽度、间隔、重叠和两个独立的层间距离等的昀小允许值（微米设计规则和λ设计规则）。z电学设计规则：每一层（扩散层、介质层、多晶硅层、金属层）的寄生电阻、层与层之间的电容等电学参数的影响和限制§§7.37.3版图设计规则版图设计规则2、作用：z电路设计、版图设计一方和芯片生产制造一方可以实行专业分工，设计规则规定了生产中可以接受的几何尺寸要求和可以达到的电学性能。zIC工程师和工艺工程师之间相互制约的规定，两者沟通的桥梁。通过设计规则，电路工程师不必了解工艺细节就可以成功的设计出电路；而工艺工程师也不需要了解电路内容就可以成功的制造出电路。z电路性能和成品率之间的折中。设计规则保守则成品率高，但电路面积大、性能差一些；设计规则激进，则电路性能好、面积小，但成品率低。§§7.37.3版图设计规则版图设计规则RelationofF&F（无生产线与代工的关系）Designkits版图LayoutInternet无生产线Fabless芯片设计单位工艺Foundry代工单位§§7.37.3版图设计规则版图设计规则§7.3.2设计规则的描述一、版图设计规则（designrule）描述z以λ为单位：把大多数尺寸约定为λ的倍数z以微米为单位：以微米为单位给出各种图形尺寸的要求优点：版图设计独立于工艺和实际尺寸通用性强，适合CMOS按比例缩小的发展规律优点：灵活性大，能针对实际工艺水平；缺点：通用性差λ是工艺中能实现的昀小尺寸，一般是用套刻间距作为λ值，或者取栅长的一半§§7.37.3版图设计规则版图设计规则设计规则－CMOS版图层表示LayerPolysiliconMetal1Metal2ContactToPolyContactToDiffusionViaWell(p,n)ActiveArea(n+,p+)ColorRepresentationYellowGreenRedBlueMagentaBlackBlackBlackSelect(p+,n+)Green§§7.37.3版图设计规则版图设计规则§7.3.3CMOS的N阱工艺设计规则TSMC的0.35μmCMOS工艺MOSIS定义的全部工艺层层名层号(GDSII)对应的CIF名称说明Contact25CCC接触孔N_well42CWNN阱Active43CAA有源层P_plus_select44CSPP型扩散N_plus_select45CSNN型扩散Poly46CPG多晶硅Electrode56CEL第二层多晶硅Metal149CMF第一层金属Via50CVA连接第一与第二层金属的接触孔Metal251CMS第二层金属Via261CVS连接第二与第三层金属的接触孔Metal362CMT第三层金属Glass52COG钝化玻璃§§7.37.3版图设计规则版图设计规则TSMC_0.35μmCMOS工艺中各版图层的线条最小宽度层(layer)昀小宽度(minWidth)单位：lambda=0.2μmN阱(N_well)12扩散层(P_plus_select/N_plus_select)2多晶硅(Poly)2有源层(Active)3接触孔(Contact)2*2(固定尺寸)第一层金属(Metal1)3接触孔(Via1)2*2(固定尺寸)第二层金属(Metal2)3第二层多晶硅(Electrode)3接触孔(Via2)2*2(固定尺寸)第三层金属(Metal3)5§§7.37.3版图设计规则版图设计规则§7.3.4设计规则的基础昀小间距：各几何图形外边界之间的距离昀小宽度：封闭几何图形的内边之间的距离1、宽度和间距§§7.37.3版图设计规则版图设计规则昀小交迭：1）一几何图形内边界到另一图形的内边界长度(overlap)2）一几何图形外边界到另一图形的内边界长度(extension)XY(a)(b)§§7.37.3版图设计规则版图设计规则大小：§§7.37.3版图设计规则版图设计规则2、接触孔λλ22×孔间距：λ1扩散区和多晶硅对孔的覆盖：λ1扩散区多晶硅接触孔3、晶体管规则λλλ2§§7.37.3版图设计规则版图设计规则1)多晶硅与扩散区昀小间距：λ多晶硅扩散区接触孔3)栅出头：2λ，否则会出现S、D短路的现象2)扩散区出头：2λ，以保证S或D有一定的面积3、P阱规则§§7.37.3版图设计规则版图设计规则P阱薄氧区1)P阱昀小宽度：A1=4λ2）P阱间距：两P阱同电位时2λ，两P阱异电位6λ5）P管薄氧化区与N管薄氧化区的间距8λ3）P阱边沿与内部薄氧化区（有源区）的间距3λ4）P阱边沿与外部薄氧化区（有源区）的间距5λ4λ2λ/6λ3λ5λ8λ§7.3.5版图设计例子1、CMOS反相器反相器电路图VoutVinVDD§§7.37.3版图设计规则版图设计规则什么是版图？什么是版图？一些位于不同图层上的几何图形（通常是矩形或多边形）的集合版图初识FOX场氧区：用于相邻FET绝缘N阱工艺中的MOSFET各层硅表面：有源区（Active）+FOX（场氧区）有源区：除FOX外的区域z有源区器件建立在有源区上，除去FOX（场氧，用于器件电隔离）的区域是有源区。z阱在n阱中制造pFET用于制造pFET的n阱接VDD(不低于S端电位即可)WLN+N+NFETP+P+N阱PFETFET图形俯视图MOSFETMOSFET：多晶POLY跨越n+或p+时•POLY在离子注入前淀积，阻止掺杂剂离子注入到硅中，有自对准作用。•电路提取：nFET={nSelect}∩{Active}∩{Poly}pFET={pSelect}∩{Active}∩{Poly}∩{nWell}硅栅CMOS工艺版图与工艺的关系一、阱：做N阱封闭图形处，形成P晶体管的衬底二、有源区：做晶体管的区域（GDSB区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层三、多晶硅：做硅栅和多晶硅连线。封闭图形处，保留多晶硅四、有源区注入区：ndiff和pdiff：即n+和p+。过去工艺采用扩散技术，存在垂直边缘扩散问题，现代技术是离子注入。n+={nselect掩模}∩(active掩模）∩{Not(Poly)}P+={nWell}∩{pSelect}∩{Active}∩{Not(Poly)}五、接触孔：金属1和多晶硅、扩散区接触端子1、Metal1与多晶体接触2、Metal1与扩散区接触3、Metal1与POLY接触4、Metal1与METAL2接触（通孔via）金属互连层z金属层之间以及金属层与晶体管之间用绝缘层实现电绝缘z相邻导电层之间的电接触：在隔离氧化层上形成接触孔和通孔1、多晶体接触与Metal1的连接2、Metal1与有源区接触contact只有Metal1能够连接n+和p+。contact尺寸固定，由工艺决定。有源区接触形成FET漏和源端与Metal1的连接3、金属层1与POLYMetal1用于连接衬底、阱、n+、p+、POLY、Metal2金属线与有源区接触4、通孔via和多层金属z金属之间连接孔称为viaz金属同其它物质连接称为contact用通孔实现Metal1与Metal2之间的连接防止闩锁措施：（1）放置pFET的n阱与VDD良好接触，nFET附近的衬底与地良好接触，使体电阻减小。（2）采用不直接在衬底上制造管子的非体硅CMOS工艺，如SOI不形成pnpn,双阱工艺能大大降低闩锁可能性。1.1.所有管子都取为所有管子都取为允许的昀小尺寸允许的昀小尺寸2.使NMOS管和PMOS管有相同的导电因子Wp=2WN物理设计的目标之一：物理设计的目标之一：面积面积和和性能性能的折中的折中NeffpnPeffLWLW⎟⎠⎞⎜⎝⎛=⎟⎠⎞⎜⎝⎛.μμ4.4.昀佳性能:全对称设计全对称设计KKNeffNeff==KKPeffPeff3.3.速度不退化:取串联管子取串联管子增大增大nn倍倍的设计的设计nn输入与非门输入与非门WN=nWPnn输入或非门输入或非门Wp=nWN串联FET版图设计器件可以共用图形面积，以节省版图面积或降低复杂性物理设计的目标之一：物理设计的目标之一：面积面积和和性能性能的折中的折中并联FET版图1统一的版图可以使硅表面上有较高的集成度并联并联FETFET版图版图22互相分开的晶体管通常比共享源／漏区的晶体管占用更多的面积NAND2NAND2和和NOR2NOR2二输入与非门的电路图二输入与非门的电路图二输入与非门的版图二输入与非门的版图NAND2NAND2和和NOR2NOR2二输入或非门的电路图二输入或非门的电路图二输入或非门的版图二输入或非门的版图复合门的设计复合门的设计电路图电路图版图版图cbaf.+=版图“铺瓦”技巧：交替倒置逻辑单元“铺瓦”技巧：交替倒置逻辑单元FET的布置FET的尺寸确定：例设计反相器，使pFET和nFET具有相同的导通电阻，则大宽长比管子的版图画法：采用平行连接FET，mW/LnpnPLWLW⎟⎠⎞⎜⎝⎛=⎟⎠⎞⎜⎝⎛.μμ反相器的另外一种表示方法：垂直布置FET水平布置优点：宽度容易调整反相器版图VDDVSSINOUTINOUTVDDVSSVSSVDDINOUT(a)(b)(c)大尺寸反相器与非门版图布局VSSAOUTVDDOUTBOUTVDDVSSAB(a)(b)或非门版图布局传输门版图布局MUX版图布局OUTACBCCCABOUT(a)(b)§§7.47.4版图描述语言版图描述语言CIFCIF第七章第七章CIF是美国加州理工学院中介形式的英文缩写（Caltech-IntermediateForm)：几何描述语言CIF文件由一组CIF命令组成每条命令由分号隔开每个文件的昀后由结束命令结尾§7.4版图描述语言CIF一、CIF概念CIF解释程序：在各种图形设备（绘图机、彩显）上输出版图，或生成制版数据PG带去制版图案发生器方法(PG:PatternGenerator)在PG法中,规定layout的基本图形为矩形.任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合.每个矩形条用5个参数进行描述:(X,Y,A,W