FPGA内部结构原理

第3章FPGA／CPLD结构与应用EDA技术实用教程KX康芯科技FPGA-FieldProgrammableGateArrayCPLD-ComplexProgrammableLogicDeviceKX康芯科技3.1概述输入缓冲电路与阵列或阵列输出缓冲电路输入输出……基本PLD器件的原理结构图KX康芯科技3.1.1可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC3.1概述KX康芯科技3.1.2可编程逻辑器件的分类按集成度(PLD)分类可编程逻辑器件（PLD）简单PLD复杂PLDPROMPALPLAGALCPLDFPGA3.1概述KX康芯科技3.2简单PLD原理3.2.1电路符号表示常用逻辑门符号与现有国标符号的对照KX康芯科技3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示3.2简单PLD原理KX康芯科技3.2.2PROM地址译码器存储单元阵列………0A1A1nA0W1W1pW0F1F1mFnp2图3-9PROM基本结构：0111201110110...AAAWAAAWAAAWnnnn其逻辑函数是：3.2简单PLD原理KX康芯科技3.2.2PROM图3-10PROM的逻辑阵列结构与阵列（不可编程）或阵列（可编程）………0A1A1nA0W1W1pW0F1F1mFnp201,011,111,1101,011,111,1100,010,110,10WMWMWMFWMWMWMFWMWMWMFmmpmpmpppp逻辑函数表示：3.2简单PLD原理KX康芯科技3.2.2PROM图3-11PROM表达的PLD图阵列与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F图3-12用PROM完成半加器逻辑阵列与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F01110100AAFAAAAF3.2简单PLD原理KX康芯科技3.2.3PLA图3-13PLA逻辑阵列示意图与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0F3.2简单PLD原理KX康芯科技3.2.3PLA图3-14PLA与PROM的比较0A1A1F0F2A2F0A1A1F0F2A2F3.2简单PLD原理KX康芯科技3.2.4PAL0A1A1F0F0A1A1F0F图3-15PAL结构：图3-16PAL的常用表示：3.2简单PLD原理KX康芯科技3.2.4PAL11100100R11100100RQQD11100100R11100100RVccSG1SL07SL17SG0SL0619I/O711100100R11100100RQQD11100100R11100100RVccSG1SL06SL16SG1SL0618I/O61CLK/I02I13I207815034781211151619202324272831图3-17一种PAL16V8的部分结构图3.2简单PLD原理KX康芯科技3.2.5GAL207190347812111516192023242728311381518OLMCOLMC41623175243116OLMCOLMC63239157404714OLMCOLMC84855139566312OLMCOLMC11I/CLKIIIIIIIII/OEI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QCLKOE图3-18GAL16V8的结构图KX康芯科技3.2.5GAL图3-19寄存器输出结构图3-20寄存器模式组合双向输出结构3.2简单PLD原理(1)寄存器模式。KX康芯科技3.2.5GAL图3-21组合输出双向结构图3-22复合型组合输出结构3.2简单PLD原理(2)复合模式。KX康芯科技3.2.5GAL图3-23反馈输入结构图3-24输出反馈结构图3-25简单模式输出结构(3)简单模式。3.2简单PLD原理KX康芯科技3.3CPLD结构与工作原理图3-26MAX7000系列的单个宏单元结构KX康芯科技1、逻辑阵列块(LAB)图3-27-MAX7128S的结构3.3CPLD结构与工作原理KX康芯科技3.3CPLD结构与工作原理2、宏单元逻辑阵列乘积项选择矩阵可编程寄存器KX康芯科技3.3CPLD结构与工作原理3、扩展乘积项局部连线共享扩展项提供的“与非”乘积项宏单元的乘积项逻辑宏单元的乘积项逻辑图3-28共享扩展乘积项结构（1）共享扩展项KX康芯科技图3-29并联扩展项馈送方式（2）并联扩展项3.3CPLD结构与工作原理KX康芯科技3.3CPLD结构与工作原理4、可编程连线阵列图3-30PIA信号布线到LAB的方式KX康芯科技5、I/O控制块图3-31-EPM7128S器件的I/O控制块3.3CPLD结构与工作原理KX康芯科技3.4FPGA结构与工作原理3.4.1查找表000001010000010116×1RAM输入A输入B输入C输入D查找表输出多路选择器图3-33FPGA查找表单元内部结构查找表LUT输入1输入2输入3输入4输出图3-32FPGA查找表单元KX康芯科技图3-34FLEXFPGA内部结构3.4.2FLEX10K系列器件KX康芯科技3.4.2FLEX10K系列器件(1)逻辑单元LE。图3-35LE(LC)结构图KX康芯科技(1)逻辑单元LE图3-36进位链连通LAB中的所有LE快速加法器,比较器和计数器DFF进位输入(来自上一个逻辑单元)S1LE1查找表LUT进位链DFFS2LE2A1B1A2B2进位输出(到LAB中的下一个逻辑单元)进位链查找表LUT3.4.2FLEX10K系列器件KX康芯科技(1)逻辑单元LE图3-37两种不同的级联方式“与”级联链“或”级联链LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址译码速度可达2.4+0.6x3=4.2ns3.4.2FLEX10K系列器件KX康芯科技(2)逻辑阵列LAB(LogicArrayBlock)图3-38FLEX10KLAB的结构图KX康芯科技(3)快速通道(FastTrack)3.4.2FLEX10K系列器件FastTrack遍布于整个FLEX10K器件，是一系列水平和垂直走向的连续式布线通道。FastTrack连接是由遍布整个器件的“行互连”和“列互线”组成的。KX康芯科技(4)I/O单元与专用输入端口图3-39IO单元结构图KX康芯科技(5)嵌入式阵列块EAB(EmbeddedArrayBlock)3.4.2FLEX10K系列器件图3-40用EAB构成不同结构的RAM和ROM输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟KX康芯科技3.5.1内部逻辑测试3.5FPGA/CPLD测试技术3.5.2JTAG边界扫描测试图3-41边界扫描电路结构KX康芯科技3.5.2JTAG边界扫描测试表3-1边界扫描IO引脚功能引脚描述功能TDI测试数据输入(TestDataInput)测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出(TestDataOutput)测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。TMS测试模式选择(TestModeSelect)控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。TCK测试时钟输入(TestClockInput)时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。TRST测试复位输入(TestResetInput)低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。KX康芯科技3.5.2JTAG边界扫描测试JTAGBST需要下列寄存器：指令寄存器旁路寄存器边界扫描寄存器用来决定是否进行测试或访问数据寄存器操作这个1bit寄存器用来提供TDI和TDO的最小串行通道由器件引脚上的所有边界扫描单元构成KX康芯科技3.5.2JTAG边界扫描测试图3-42边界扫描数据移位方式KX康芯科技3.5.2JTAG边界扫描测试图3-43JTAGBST系统内部结构KX康芯科技图3-44JTAGBST系统与与FLEX器件关联结构图KX康芯科技3.5.2JTAG边界扫描测试图3-45JTAGBST选择命令模式时序KX康芯科技3.5.2JTAG边界扫描测试TAP控制器的命令模式lSAMPLE／PRELOAD指令模式。lEXTEST指令模式。lBYPASS指令模式。lIDCODE指令模式lUSERCODE指令模式3.5.3嵌入式逻辑分析仪KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI5000V系列ispLSI8000/8000V系列KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述2.ispLSI器件的结构与特点采用UltraMOS工艺系统可编程功能，所有的ispLSI器件均支持ISP功能边界扫描测试功能加密功能短路保护功能KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述3.6.2Xilinx公司的FPGA和CPLD器件系列1.Virtex-4系列FPGA面向逻辑密集的设计：Virtex-4LX面向高性能信号处理应用：Virtex-4SX面向高速串行连接和嵌入式处理应用：Virtex-4FX2.SpartanⅡ器件系列KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述3.6.2Xilinx公司的FPGA和CPLD器件系列3.XC9500系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核逻辑核(LogiCORE)通用类接口类Alliance核KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述3.6.3Altera公司FPGA和CPLD器件系列1.StratixII系列FPGAStratixII提供了高速I/O信号和接口:专用串行/解串（SERDES）电路动态相位调整（DPA）电路支持差分I/O信号电平提供外部存储器接口KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述3.6.3Altera公司FPGA和CPLD器件系列2.Stratix系列FPGA3.ACEX系列FPGA4.FLEX系列FPGA5.MAX系列CPLD6.Cyclone系列FPGA低成本FPGA7.CycloneII系列FPGA8.Altera宏功能块及IP核KX康芯科技3.6.1Lattice公司CPLD器件系列3.6FPGA/CPLD产品概述3.6.4Actel公司的FPGA器件系列3.6.5Altera公司的FPGA配置方式与器件系列表3-2AlteraFPGA常用配置器件器件功能描述封装形式EPC21695680×1位，3.3/5V供电20脚PLCC、32脚TQFPEPC11046496×1位，3.3/5V供电8脚PDIP、20脚PLCCEPC1441440800×1位，3.3/5V供电8脚PDIP、20脚PLCCEPC1213212942×1位，5V供电8脚PDIP、20脚PLCC、32脚TQFPEPC106465536×1位，5V供电8脚PDIP、2