14薄膜淀积(半导体器件物理)

现代半导体器件物理与工艺桂林电子科技大学薄膜淀积1薄膜淀积现代半导体器件物理与工艺PhysicsandTechnologyofModernSemiconductorDevices2004,7,30现代半导体器件物理与工艺桂林电子科技大学薄膜淀积2薄膜淀积为制作分立器件与集成电路，需使用很多不同种类的薄膜，可将薄膜分为4类：热氧化薄膜、介质薄膜、多晶硅薄膜、金属薄膜。MOSFET的剖面图现代半导体器件物理与工艺桂林电子科技大学薄膜淀积3热氧化薄膜中，首要的栅极氧化膜，其下方为漏/源极的导通沟道。场氧化膜用来隔离其他器件。这些膜只有通过热氧化才有最低的界面陷阱密度。二氧化硅和氮化硅介电薄膜用来隔离导电层；或作为扩散及离子注入的掩蔽膜；或是防止底下掺杂物的损失；或用来覆盖保护器件使器件免受杂质、水气或刮伤的损害。多晶硅一般作为MOS器件的栅极材料、多层金属的导通材料或作为形成浅结的接触材料。金属薄膜包括铝或金属硅化物，用来形成低电阻值的金属连线、欧姆接触及整流金属-半导体接触势垒器件。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积4热氧化半导体可采用多种方法氧化，其中包活热氧化、电化学阳极氧化、等离子休反应法。对硅半导体器件来说，热氧化是最重要的，也是以硅为主的集成电路中关键步骤。对砷化镓来说，一般热氧化产生的是偏离化学配比的薄膜，这种氧化膜在绝缘或作为半导体表面保护层的作用上表现较差，故在GaAs中很少使用热氧化技术。仅讨论硅的氧化。电阻式加热炉管的截面图现代半导体器件物理与工艺桂林电子科技大学薄膜淀积5生长机制下列是Si在氧气或水气环境下的热氧化反应式22()()()SisOgSiOs222()2()()2()SisHOgSiOsHg氧化过程中，硅与二氧化硅的界面会向硅内部迁移，这将使得Si表面原有的污染物移到氧化膜表面而形成一个崭新的界面。热氧化法生长二氧化硅现代半导体器件物理与工艺桂林电子科技大学薄膜淀积6如图所示，由热氧化法生长的二氧化硅的基本结构单元是一个硅原子被四个氧原子围成的四面体。这些四面体彼此由顶角的氧原子以各种不同的方式相互桥接形成不同相位与结构的二氧化硅。有结晶和非晶形态。热氧化的是非晶形态。二者的差异在于晶体结构是否具有周期性。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积7现代半导体器件物理与工艺桂林电子科技大学薄膜淀积8硅热氧化的基本模型氧化剂扩散穿透二氧化硅层到达硅表面，其浓度为Cs，通量F1可写成01()sDCCdCFDdxx在硅表面，氧化剂与硅进行反应，假设反应速率与硅表面氧化剂浓度成正比，则通量F2可写为2sFkCk为氧化速率，在稳态是，F1＝F2＝F现代半导体器件物理与工艺桂林电子科技大学薄膜淀积9结合F1和F2，有0/DCFxDk氧化剂与硅反应形成二氧化硅，定义C1为单位体积内氧化剂分子数，在干氧要需要一个氧分子，而在水蒸气中要两个水分子。故氧化膜厚度的生长速率为011//DCCdxFdtCxDk由初始条件x(0)=d0，解除此微分方程式。d0为初始氧化膜厚度。其解见下页。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积1020122()DCDxxtkC解0010(2/)2dDdkCDC经氧化时间t后，氧化膜厚度为2012()[11]CktDxkDC当时间很短时，可简化为01()CkxtC当时间很长时，可简化为012D()CxtC因此在氧化初期，表面反应是限制生长速率的主要因素，此时氧化膜厚度与时间成正比。当氧化膜变厚时，氧化剂必须扩散至硅与二氧化硅的界面才可反应，故其厚度受限制于扩散速率，因此厚度变化于时间的平方根成正比，其生长速率的曲线为抛物线。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积11通常，解有更简洁的形式2()xAxBt式中2DAk012DCBC故有01kCBAC线性区抛物线区()BxtA2()xBtB/A为线性氧化速率常数B为抛物线氧化速率常数在多种氧化条件下，实验测量结果与模型预测相吻合。湿法氧化时，初始的氧化膜厚度d0很小，也就是τ≈0。然而，对于干氧化，在t＝0处d0的外推值约为20nm。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积12线性率常数与温度的关系图为(111)、(100)面硅片用干、湿法氧化线性氧化速率常数B/A与温度间的关系。线性速率常数随exp(-Ea/kT)变动。Ea约为2eV。与硅－硅键断裂能1.8eV接近。同时，氧化速率与晶体方向有关，不同的晶体方向，硅原子表面键密度也不一样，所以速率也不相图。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积13抛物线氧化速率常数与温度变化的影响抛物线氧化速率常数B与温度的关系，B也水exp(-Ea/kT)变化。干法下Ea＝1.24，与扩散激活能1.18eV接近；湿法下，Ea＝0.71eV，与0.79eV接近。抛物线氧化速率与晶体方向无关。因为其值仅仅与氧化剂扩散穿过一层杂乱排列的非晶硅的速率有关。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积14干氧化两种晶向的硅衬底实验所得的二氧化硅厚度与氧化时间及温度变化的关系现代半导体器件物理与工艺桂林电子科技大学薄膜淀积15湿氧化两种晶向的硅衬底实验所得的二氧化硅厚度与氧化时间及温度变化的关系现代半导体器件物理与工艺桂林电子科技大学薄膜淀积16薄氧化膜生长为精确地控制薄氧化膜厚度并具有可重复性，一般采用较慢的氧化速率常数。方法有很多：一是常压下以干氧化在较低的温度（800-900℃）下进行氧化；二是在较低的气压下氧化；三是采用惰性气体（氮气、氩气、氦气）混合着氧化剂，以减少氧气的分压；四是以热氧化生长及化学气相沉积二氧化硅的混合方式生长栅极氧化膜。然而，若要生长10-15nm的栅极氧化膜，普遍采用方法一。这种配合先进的垂直炉管，可生长厚度为10nm且误差仅仅0.1nm范围之内、具有高品质、可重复的薄氧化膜。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积17介质淀积淀积介质薄膜主要用于分立器件与集成电路的隔离与保护层。一般常用的有三种淀积方式：APCVD、LPCVD和PECVD。至于该用何种方式，则以衬底温度、淀积速率、薄膜均匀度、外观形态、电特性、机械特性、电介质的化学组成等作为考虑因素。热壁低压式反应炉平行板辐射流等离子体式CVD反应炉现代半导体器件物理与工艺桂林电子科技大学薄膜淀积18二氧化硅－淀积法42224502SiHOCSiOHCVD法无法取代热氧化法淀积二氧化硅，是因为热氧化法所得薄膜具有最佳的电特性，所以CVD法仅作为补充。没有掺杂的二氧化硅膜可用于隔离多层金属膜、注入及扩散的掩蔽层、生长场氧化膜等。掺杂的二氧化硅，不仅可以作为金属隔间的隔离材料，亦可以淀积与器件表面作为保护层，有时用掺杂磷、砷或硼的氧化膜作为固态扩散源。低温淀积（300-500℃）322524545026PHOCPOH淀积可在APCVD反应炉中进行。由于硅烷与氧气在低温反应使得此法特别适合于在铝膜上淀积二氧化硅。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积19中温淀积（500-800℃）2342()700SiOCHCSiO副产物由于反应要求高温，所以在铝上淀积的二氧化硅膜不能用此法。但其台阶覆盖性良好，所以适合制造要求均匀及台阶覆盖性好的多晶硅栅极上的绝缘层。其良好的台阶覆盖性是由于高温时在表面的迁移所致。淀积过程中加入少量的氢化物（磷化氢、砷化氢、乙硼烷）进行掺杂。高温淀积（900℃）22222290022SiClHNOCSiONHCl此法可以获得均匀性极佳的薄膜，常用于制造覆盖多晶硅的绝缘膜。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积20二氧化硅－特性现代半导体器件物理与工艺桂林电子科技大学薄膜淀积21二氧化硅－台阶覆盖台阶覆盖指淀积薄膜的表面几何形貌（拓扑图）与半导体表面的各种台阶形状的关系。下图是一理想的或共形的台阶覆盖，可以看出薄膜厚度沿着台阶都很均匀，主要是反应物淀积后在台阶表面快速地迁移所致。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积22下图为一非共形的台阶覆盖，其主要原因是反应物在吸附、反应时没有显著的表面迁移所致。反应物到达上水平面时有各种不同的角度，其到达角度（Φ1）可以从0~180°，而对垂直侧壁，其到达角度（Φ2）只在0~90°，因此淀积在表面的膜厚为侧壁的2倍。在底部，到达角度（Φ3）与开口有关，薄膜厚度正比于：3arctanWl这种台阶覆盖沿着垂直侧壁相当薄，有可能因遮蔽效应而使台阶底部薄膜断裂。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积23二氧化硅－磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。如下层金属薄膜的表面覆盖氧化膜有凹陷现象，容易造成上层金属膜淀积时有缺口而导致电路断路。由于低温淀积的磷硅玻璃（掺磷玻璃）受热后变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流。下图是磷硅玻璃在1100℃、20min的退火环境下，放大10,000倍的SEM照片，图上数据为含磷的重量百分比。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积24现代半导体器件物理与工艺桂林电子科技大学薄膜淀积25氮化硅利用氮化的方法（如氨气）生长氮化硅相当困难，其主要原因是生长速率太慢，且需很高的生长温度。然而，氮化硅可以用中温（750℃）、LPCVD的方法或低温（300℃）PECVD法淀积。LPCVD法可获得完全的化学组成Si3N4，密度较高2.9-3.1g/cm3，可提供一个好的掩蔽层，防止水和钠离子的扩散，用于覆盖器件。PECVD法无正确化学组成，密度2.4-2.8g/cm3，由于淀积温度低，适合在制作完成的器件上淀积最后的保护层。其抗刮性极佳，适合作为防止水和钠离子扩散至器件的保护材料。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积26LPCVD，700-800℃间反应22334222750C66SiClHNHSiNHClH约薄膜均匀性好，产量高是低压工艺的有点。淀积氮化硅层的激活能为1.8ev。淀积速率水总压强或二氯甲硅烷分压上升而增加，并随氨与二氯甲硅烷比例上升而下降。LPCVD淀积的氮化硅属于非晶介质，含氢量达8%，在缓冲的HF溶液中，其腐蚀速率低于1nm/min。薄膜张应力非常高，105N/cm2。故薄膜厚度超过200nm时容易破裂。电阻率1016Ωcm，介电常数7，介电强度约为107V/cm。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积27PECVD，300℃左右432300C3SiHNHSiNHH4222300C23SiHNSiNHH此法生长的薄膜含氢量高，约为20-25%。其张应力较小2×104N/vm2，电阻率与硅与氮的比例有关，范围在105-1021Ωcm，介电强度1×106到6×106V/cm。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积28低介电常数材料－LowK当器件持续缩小至深亚微米的范围时，需使用多层金属连线结构来减小因寄生电阻与寄生电容引起的RC延迟时间。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积29650500350250180130100051015202530354045栅极延迟时间延迟时间总和，Al和SiO2延迟时间总和，Cu和低k连线延迟时间，Al和SiO2连线延迟时间，Cu和低k现代半导体器件物理与工艺桂林电子科技大学薄膜淀积30为降低ULSI电路的RC时间常数，必须采用低电阻率的金属材料和低电容值的介电材料。因为C＝εiA/d，降低C有：增加介质厚度、降低连线材料厚度与面积。介质厚度太厚时，缺口处填薄膜变得困难；降低连线厚度与面积会增加连线R；故采用低介电常数的材料。0ik介质必须具备一下特色：低介电常数、低残余应力、高平坦化能力、高填隙能力、低淀积温度、工艺简单、易整合。现代半导体器件物理与工艺桂林电子科技大学薄膜淀积31低介电常数材料分类材料介电常数气相淀积聚合物氟硅