一种改进型Wilkinson功分器的设计

现代电子技术ModernElectronicsTechnique2013年8月15日第36卷第16期Aug.2013Vol.36No.16功分器是无线通信系统中的一种非常重要的微波无源器件，在天线阵馈电系统、功率放大器和无线局域网中都有着广泛的应用。目前应用最多的微波功率分配器多为威尔金森（Wilkinson）形式的功分器，其优点在于设计方法较简单、易于实现，输出端口可以实现较高隔离[1]。近年来，功分器的研究已经越来越成熟，也越来越深入。文献[2]采用在传统Wilkinson功分器的输出端添加短路枝节的方法实现了宽带功分器；文献[3]采用葫芦状的多节阻抗变换器Wilkinson功分器结构，显著展宽了功分器的工作带宽；文献[4]提出了一款平面结构的新型双频功分器；文献[5]则给出了直接多路输出Wilkinson功分器的计算公式，进一步完善了该功分器的设计指导。然而，当工作频率升高以后，制作器件的实际尺寸将会缩小，由于隔离电阻的存在，使得两个输出支路的电路布局存在限制，尤其在不等功率分配，两个输出端口存在强烈互耦而恶化功分器的整体性能[6]。基于文献[6]的思路设计了改良型的Wilkinson功分器，该功分器工作在无线局域网S频段2.4～2.4835GHz频率范围内，从而增加了其实用价值。利用ADS软件进行了仿真设计，并进行了实物加工和测试。1功分器设计对于基本的Wilkinson功分器，其输入/输出端口特性阻抗为Z0，两段分支微带线的电长度均为λg4。实现等功分3dB设计的Wilkinson功分器，基本原理与设计公式在参考文献[7]中已经做了详细介绍，其电路结构示意图如图1所示。然而传统的Wilkinson功分器在工作于频率较高的情况下，电路尺寸将会缩小，电路布局受到限制，并且两输出端口互耦严重进而影响其性能。为了解决这些问题，本文通过在隔离电阻两侧和两输出支路上引入电长度180°（λ2）微带传输线，将图1所示的功分器结构改进为图2所示。改进型Wilkinson电路结构，通过引入λ2长度的传输线后，大大提高了电路布局的灵活性。由传输线理论可知，中心频率处隔离电路部分的矩阵A为：一种改进型Wilkinson功分器的设计朱大勇，傅世强（大连海事大学信息科学技术学院，辽宁大连116026）摘要：提出了改进型Wilkinson功率分配器的设计方案，通过引入λ/2微带传输线的办法，解决了传统Wilkinson功分器工作在较高频率时尺寸变小导致的电路布局的限制，以及两输出臂靠近相互干扰严重而性能下降的问题。应用ADS软件进行了电磁仿真设计，并制作了一款工作在无线局域网2.4～2.4835GHz频率范围内的功率分配器样件，对样件进行了指标测试，测试结果与设计结果吻合较好，验证了方案的可行性。关键词：威尔金森功分器；电磁仿真；无线局域网；微带传输线中图分类号：TN626⁃34文献标识码：A文章编号：1004⁃373X（2013）16⁃0131⁃02DesignofmodifiedWilkinsonpowerdividerZHUDa⁃yong，FUShi⁃qiang（SchoolofInformationScienceandTechnology，DalianMaritimeUniversity，Dalian116026，China）Abstract：AdesignschemeofthemodifiedWilkinsonpowerdividerisproposed.Bythemethodthat1/2λmicrostriptrans⁃missionlinewasintroduced，thecircuitlayoutconstraintcausedbysizeshrinkwhentraditionalWilkinsonpowerdividerwasworkingathigherfrequencieswasovercomeandtheproblemofperformancereductioncausedbyseriousmutualinterferencewhentwooutputbranchesclosedtoeachotherwassolved.TheADSsoftwarewasusedtocarryonthemegneticsimulationde⁃sign.Inordertoverifythefeasibilityofthescheme，apowerdividerprototypeworkingintherangeof2.4～2.4835GHzinWLANwasfabricatedandmeasured.Themeasuredresultshaveagoodagreementwiththesimulatedones.Keywords：Wilkinsonpowerdivider；EMsimulation；WLAN；microstriptransmissionline收稿日期：2013⁃03⁃18基金项目：国家自然科学基金（61071044）；辽宁省教育厅一般项目资助（L201217）中央高校基本科研业务费志项基金（2013QN052）131131现代电子技术2013年第36卷（下转第136页）A=éëùû-100-1éëùû1R01éëùû-100-1=éëùû1R01由矩阵A可知，两输出支路之间的隔离电路部分仍等效为一个串联电阻，两段λ/2长度传输线的引入，不但没有改变电路的性能，而且增加了两输出端口微带线间的距离，从而减小了相互干扰。图1传统Wilkinson功分器结构示意图图2改进的Wilkinson功分器结构示意图2仿真及实验结果根据上述分析和计算，设计了一款用于无线局域网的二等分功分器。中心频率为f0=2.45GHz，频率范围为2.4～2.4835GHz，输入/输出端口阻抗Z0=50Ω，隔离电阻R=100Ω。选用F4B系列微波介质材料板，相对介电常数为εr=2.65，损耗角正切tanδ=0.001，厚度h=2mm。利用ADS仿真软件进行大量的仿真优化，得到最佳的电路尺寸和最终的加工实物如图3所示。使用AgilentN5230A矢量网络分析仪对加工的功分器进行了实际测量。图4给出了各端口S参数仿真和实测结果的对比。由图4可知，在无线局域网频带2.4～2.4835GHz内，实测结果表明输入端口（S11-20dB）匹配良好；功率输出起伏很小，S21起伏0.2dB，中心频率实测S21=-3.87dB，接近理论值-3.05dB；输出端口间的隔离高（S23-25dB），带内高频端最佳隔离超过30dB。测试结果与仿真结果具有较好的一致性，实测结果略微向高频偏移，带内插损偏高，这可能由于加工和测量误差造成；带外高频端性能恶化可能由于接头和匹配负载精度不高的原因。图3功分器最佳电路尺寸及加工实物图图4S参数的仿真与实测结果对比图3结语本文介绍一种改进型Wilkinson微带二等分功分器，并给出研制成果。基于传统Wilkinson功分器理论，通过引入λ2微带传输线，增加两输出端口间的距离从而提高电路布局的灵活性，进而改善功分器的性能。制作一款用于WLAN的2.4～2.4835GHz频率范围的改进型Wilkinson功分器，实测结果表明该功分器在整个设计频带内具有良好匹配、功分和隔离性能。参考文献[1]程敏锋，刘学观.微带型Wilkinson功分器设与实现[J].现代电子技术，2006，29（20）：25⁃26.132现代电子技术2013年第36卷数相乘要产生9个部分积，但第9个部分积的前16位均为‘0’，所以计算S_16只需用到前8个部分积的低16位。随后两级4⁃2压缩器构成的Wallace树即可对这8个部分积压缩得到Carry和Sum，最后经CSA求和取第16位即可得到S_16。3.2缩短CSA的进位链选择对图6中时延最短的方案2进行分析，得到S_16后可以根据Carry（14）以及Sum（15）求得第4段的进位C3，它们的逻辑关系如式（7）所示：C3=Carry()14Sum()15S_16（7）这样相当于有两条进位链同时传播，第一条进位链为C0~C2，另一条为Sum（15）~C3~C4，具体的结构如图9所示。这种结构的CSA路径延时为5.9ns。图10为尾数部分的仿真波形图。时序分析得出该方法的关键路径延时为5.9ns，如图11所示，所耗逻辑资源为1918个；而传统方法为6.4ns，所耗逻辑资源为2113个。图9缩短进位链的CSA结构图10浮点乘法器尾数部分仿真波形图4结语该设计选用EP2C70F896C6芯片用VHDL语言在QuartusⅡ9.1上实现；并且在相同的条件下与传统设计方法进行了比较。结果表明，本文提出的结构通过缩短选择进位加法器进位传播链，将浮点乘法器的关键路径延时缩短了0.5ns。图11改进型CSA的关键路径延时仿真结果参考文献[1]JAINA，DASHB，PANDAAK，etal.FPGAdesignofafast32⁃bitfloatingpointmultiplierunit[C]//Proceedingsof2012InternationalConferenceonDevices，CircuitsandSystems（ICDCS）.[S.l.]：IEEE，2012：545⁃547.[2]王定，余宁梅，张玉伦，等.改进型Booth华莱士树的低功耗、高速并行乘法器的设计[J].电子器件，2007，30（1）：252⁃255.[3]王良全，黄世震.基于FPGA的WALLACETREE乘法器设计[J].现代电子技术，2011，34（16）：113⁃115.[4]IEEE.IEEE754⁃2008.IEEEstandardforfloating⁃pointarith⁃metic[S].US:IEEE，2008.[5]周德金，孙锋，于宗光.32位高速浮点乘法器优化设计[J].半导体技术，2007，32（10）：871⁃872.[6]SUNKai⁃hong.Designandimplementationofamodulegenera⁃torforlowpowermultipliers[D/OL].[2003⁃09⁃25].⁃portal.org/smash/get/diva2：19271.[7]MACSORLEYOL.High⁃speedarithmeticinbinarycomputers[J].ProceedingsoftheIRE，1961，49（1）：61⁃91.[8]OHKUBON，SUZUKIM，SHINBOT，etal.A4.4nsCMOS54×54⁃bmultiplierusingpass⁃transistormultiplexer[J].IEEEJournalofSolid⁃StateCircuits，1995，30（3）：251⁃257.[9]WALLACECS.Asuggestionforafastmultiplier[J].IEEEJournalofTransElectronCompute，1964，13（1）：14⁃17.[10]周德金，孙锋，于宗光.一种32位高速浮点乘法器设计[J].电子与封装，2008，8（9）：35⁃38.[11]程卫东，朱樟明，王雷.一种基于动态阈值NMOS的1.2VCMOS模拟乘法器[J].电子科技，2011（9）：38⁃41.作者简介：刘容男，1987年出生，在读硕士研究生。研究方向为信息获取与处理。􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂􀤂（上接第132页）[2]尹莉，彭浩，杨涛.多枝节宽带功分器的设计[J].电子元器件应用，2012，14（3）：22⁃24.[3]杨峥峥.微带功分器的设计[J].舰船电子对抗，2012，