触发器

第四章触发器Chapter4Flip-Flops第四章触发器《数字电子技术》4.1概述4.3触发器的逻辑功能及其描述4.2触发器的电路结构与动作特点4.4触发器应用举例§4.1概述4.1概述《数字电子技术》数字电路中，有时需要使用具有记忆功能的基本逻辑单元。能够存储1位二值信号（0，1）的基本单元电路统称为触发器。触发器是构成时序逻辑电路的基本电路，是联系组合逻辑电路和时序逻辑电路的桥梁。一、触发器的三个基本特点：二、触发器的分类：1、具有两个能自行保持的稳定状态表示逻辑状态的0和1；2、根据不同的输入信号可以置成1或0状态，并且两个稳态可相互转换（称为翻转）；3、有两个互补输出端（Q、Q）。4.1概述《数字电子技术》（一）按电路结构形式不同可分为基本RS-FF（锁存器）同步FF（电平触发）主从FF（脉冲触发）边沿FF（边沿触发）CMOS工艺FF（二）按逻辑功能分RS、JK、D、T、T’等（三）按存储数据的原理不同可分为静态FF和动态FF4.2触发器的电路结构及动作特点《数字电子技术》§4.2触发器的电路结构和动作特点§4.2.1基本RS触发器&&DSDRQQ4.2触发器的电路结构及动作特点《数字电子技术》图4.2.1与非门构成的基本RS-FF的逻辑图表4－2－1与非门构成的基本RS-FF的真值表（特性表）功能110111010011100101000001DSDRnQ1nQ保持0111001*1*置1置0不定注：和的0状态同时消失后状态将不定。DSDR一、与非门构成的基本RS触发器Reset为置0端（或复位端）Set为置1端（或置位端）1状态：Q＝1、Q＝00状态：Q＝0、Q＝14.2触发器的电路结构及动作特点《数字电子技术》图4.2.2与非门构成的基本RS-FF的图形符号DSDRQ例1：已知基本RS-FF中和的电压波形如下图所示，试画出Q和端对应的电压波形（令）。0nQ解：4.2触发器的电路结构及动作特点《数字电子技术》通常用虚线或阴影表示触发器处于不定(?)状态。置1置0不定不定置1??114.2触发器的电路结构及动作特点《数字电子技术》DSDRnQ1nQ000000111100011100110100111101*0*0二、或非门构成的基本RS触发器图4.2.3或非门构成的基本RS-FF的逻辑图和图形符号表4－2－2或非门构成的基本RS-FF的真值表（特性表）保持置1置0不定注：和的1状态同时消失后状态将不定。DSDR4.2触发器的电路结构及动作特点《数字电子技术》基本RS触发器的特点：电路简单，直接置位、复位，操作方便。基本RS触发器经常用于键盘输入、消除开关噪声等场所。例2：键盘消抖示例——图机械开关（a）电路(b)输出电压波形干扰脉冲4.2触发器的电路结构及动作特点《数字电子技术》A有0就置1B有0就置0图4-5利用基本RS触发器消除机械开关振动的影响（a）电路（b）电压波形RDSDQnQn+1000X001X010001101001101111001111课后作业特征方程Qn：原状态或现态Qn+1：新状态或次态输入同为1，输出不变特征表一、基本RS触发器输入同为0，输出不定置1有效，输出Q为1置0有效，输出Q为01DDDD1SRQRSQnn约束条件：输入信号不能同时为零。QnRDSD0001111001000111××Qn+1Qn+1卡诺图1.DR端和DS端的输入信号如题图11-24所示，设基本R-S触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。图11-24题1图返回一、RS触发器的状态转换图1、同步RS触发器的功能表2、同步RS触发器的特征方程3、同步RS触发器的状态转换图一、RS触发器的状态转换图1、基本RS触发器的功能表触发器的状态转换图继续基本RS触发器功能表2、基本RS触发器的特征方程约束条件3、基本RS触发器的状态转换图触发器有两个状态，为1态和0态，在两个圆圈内以1和0表示之。两状态间用带箭头的弧线连接，箭头指向触发器的次态(n+1态)，箭尾为触发器的现态(n态)。表示从1态转换为0态。表示从0态转换为1态。表示从1态转换为1态。表示从0态转换为0态。011DDDD1SRQRSQnn一、RS触发器的状态转换图1、同步RS触发器的功能表2、同步RS触发器的特征方程3、同步RS触发器的状态转换图RS触发器的状态转换图触发器的状态转换图基本RS触发器功能表约束条件011DDDD1SRQRSQnnS=1R=0S=0R=1S=XR=1S=1R=X4.2触发器的电路结构及动作特点《数字电子技术》在数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP（ClockPulse）表示。同步触发器又称为“钟控触发器”，即时钟控制的电平触发器。§4.2.2同步触发器（SynchronousFlip-flop）4.2触发器的电路结构及动作特点《数字电子技术》一、同步RS触发器（一）电路结构与工作原理分析图4.2.4同步RS-FF的逻辑图表4－2－3同步RS-FF的特性表注：*CP回到低电平后状态不定。CPSR0xx00xx110001001110011011010101111101111nQ1nQ保持置1置0不定0101110101*1*4.2触发器的电路结构及动作特点《数字电子技术》从同步RS-FF的特性表可知，只有CP=1时，FF输出端的状态才会受输入信号的控制，而且在CP=1时的特性表与基本RS-FF的特性表相同。输入信号同样需要遵守S•R=0的约束条件。且由表可得同步RS-FF的特性方程和控制输入端的约束条件如下：01RSQRSQnn在使用同步RS-FF时，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS-FF电路上往往还设有专门的异步置位输入端和异步复位输入端。其逻辑图和图形符号如下所示。4.2触发器的电路结构及动作特点《数字电子技术》图4.2.5实用同步RS-FF的逻辑图和逻辑符号异步置位端异步复位端4.2触发器的电路结构及动作特点《数字电子技术》（二）动作特点同步RS-FF的动作特点：在CP=1的全部时间里S和R的变化都将引起FF输出端状态的变化。由此可知，若在CP=1的期间内输入信号发生多次变化，则FF的状态也会发生多次翻转，这就降低了电路的抗干扰能力。CPSRQ4.2触发器的电路结构及动作特点《数字电子技术》解：例2：已知同步RS-FF的CP、S、R的波形，且,试画出Q、的波形。1nQQ总结触发器的状态转换图弧线旁边标出了状态转换的条件0Qn+1=S+RQnRS=0约束条件S=R=0S=1R=0S=0R=S=0R=11一、RS触发器的状态转换图1、同步RS触发器的功能表2、同步RS触发器的特征方程3、同步RS触发器的状态转换图触发器有两个状态，为1态和0态，在两个圆圈内以1和0表示之。两状态间用带箭头的弧线连接，箭头指向触发器的次态(n+1态)，箭尾为触发器的现态(n态)。同步RS触发器功能表不定RSQn+1结论CLK0Qn关闭10Qn维持0置11110置010011114.2触发器的电路结构及动作特点《数字电子技术》二、同步D触发器为了从根本上避免同步RS触发器R、S同时为1的情况出现，可以在R和S之间接一非门。这种单输入的FF叫做同步D触发器（又称D锁存器），其逻辑图和特性表如下所示：图4.2.6同步D-FF的逻辑图表4－2－4同步D-FF的特性表CPD说明0x0110011101nQ1nQ010011保持送0送14.2触发器的电路结构及动作特点《数字电子技术》图4.2.7同步D-FF的惯用符号和国标符号由特性表可得同步D-FF的特性方程为：DQn1五、D触发器的状态转换图D=0(10)五、D触发器的状态转换图1、D触发器的功能表触发器的状态转换图继续2、D触发器的特征方程3、D触发器的状态转换图D=0Qn+1=DDQn+10011D触发器的功能表标上表示从1态转换为0态的条件。由真值表知，若触发器的初态为1，当D=0时，CLK的触发边沿一到，触发器翻转为0。01D=0(00)触发器的状态转换图继续标上维持0态的条件。由真值表知，若触发器的初态为0，D=0，CLK的触发边沿到时，触发器仍维持0。D=00Qn+1=D1D=0五、D触发器的状态转换图1、D触发器的功能表2、D触发器的特征方程3、D触发器的状态转换图D触发器的功能表DQn+10011D=1(01)触发器的状态转换图继续D=0D=0D=1标上表示从0态转换为1态的条件。由真值表知，若触发器的初态为0，当D=1时，CLK的触发边沿一到，触发器翻转为1。0Qn+1=D1五、D触发器的状态转换图1、D触发器的功能表2、D触发器的特征方程3、D触发器的状态转换图D触发器的功能表DQn+10011D=1(11)触发器的状态转换图继续本页完1D=0D=0D=1D=1标上维持1态的条件。由真值表知，若触发器的初态为1，D=1，CLK的触发边沿到达时，触发器仍维持1。0Qn+1=D五、D触发器的状态转换图1、D触发器的功能表2、D触发器的特征方程3、D触发器的状态转换图D触发器的功能表DQn+10011标上维持1态的条件。由真值表知，若触发器的初态为1，D=1，CLK的触发边沿到达时，触发器仍维持1。结束页触发器的状态转换图继续本页完D=0D=0D=1D=10Qn+1=D1五、D触发器的状态转换图1、D触发器的功能表2、D触发器的特征方程3、D触发器的状态转换图D触发器的功能表DQn+100114.2触发器的电路结构及动作特点《数字电子技术》同步D-FF的逻辑功能是：CP到来时（CP=1），将输入数据D存入触发器，CP过后（CP=0），触发器保存该数据不变，直到下一个CP到来时，才将新的数据存入触发器而改变原存数据。正常工作时要求CP=1期间D端数据保持不变。三、同步JK触发器同步JK-FF解决了同步RS-FF输入控制端S=R=1时触发器的新状态不确定的问题。JK-FF的J端相当于置“1”（S）端，K端相当于置“0”（R）端。4.2触发器的电路结构及动作特点《数字电子技术》图4.2.8同步JK-FF的逻辑图表4－2－5同步JK-FF的特性表CPJK说明0XX00保持11100001110100置01011001置11111101翻转10nQ1nQ4.2触发器的电路结构及动作特点《数字电子技术》图4.2.9同步JK-FF的惯用符号和国标符号由同步JK-FF的特性表可知：2、当J=K=1时，，触发器处于翻转状态，其余情况同同步RS-FF一样。nnQQ1nnnQKQJQ11、同步JK-FF的特性方程为：二、JK触发器的状态转换图J=;K=1(10)二、JK触发器的状态转换图1、JK触发器的功能表触发器的状态转换图继续JK触发器功能表2、JK触发器的特征方程3、JK触发器的状态转换图1J=K=1JKQn+100010111Qn01QnQn+1=JQn+KQn标上表示从1态转换为0态的条件。由真值表知，当触发器的初态为1时，若K=1时，不管J为何值，只要CLK的触发边沿一到，均可令触发器置0态。0JKQn+100010111Qn01QnJ=0;K=(00)触发器的状态转换图继续J=0K=Qn+1=JQn+KQn0标上表示从0态转换为0态的条件。由真值表知，若触发器的初态为0，当J=0时，不管K为何值，只要CLK的触发边沿一到，均可令触发器置0态。J=K=11二、JK触发器的状态转换图1、JK触发器的功能表2、JK触发器的特征方程3、JK触发器的状态转换图JK触发器功能表JKQn+100010111Qn01QnJ=1;K=(01)触发器的状态转换图继续Qn+1=JQn+KQn标上表示从0态转换为1态的条件。由真值表