第9讲-触发器和寄存器1

1数字逻辑DigitalLogic青岛理工大学广义双语教学课程课程网站211.64.192.582习题参考答案4-5解：设水位低于传感器时，水位传感器的输出为1，水位高于传感器时，水位传感器的输出为0。真值表：ABCM1M200000101001110010111011100××××××01××1011A0×0×BC000101××111110M1的卡诺图A0×1×BC000101××101110M2的卡诺图3习题参考答案如果利用约束项化简BM1BACM2逻辑图≥1&ABC1M2M1如果不利用约束项化简ABM1CBAABCM2)(CBA=ABC1M2M&&4-54触发器和寄存器第5章Flip-flopsandRegistersIndigitalcircuits,aflip-flopisatermreferringtoanelectroniccircuitthathastwostablestatesandtherebyiscapableofservingasonebitofmemory.(1)55.1概述分类1.按触发方式（电平触发，脉冲触发，边沿触发）；功能：用于记忆1位二进制信号1.有两个能自行保持的稳定状态，可分别表示0和1；2.根据不同的输入信号可以置成0或1。Flip-flopscanbeeithersimple(transparent)orclocked.2.按逻辑功能（RS,JK,D,T）。Simpleflip-flopscanbebuiltaroundapairofcross-coupledinvertingelements:vacuumtubes,bipolartransistors,fieldeffecttransistors,inverters,andinvertinglogicgateshaveallbeenusedinpracticalcircuits—perhapsaugmentedbysomegatingmechanism(anenable/disableinput).触发器和锁存器65.2锁存器LatchSet：置位，置1Reset：复位，置0SRQQDRDS5.2.1基本RS锁存器SRLatch锁存器是一类有两个稳定状态的暂存器件。锁存器有两个互补的输出端Q和。ThefundamentallatchisthesimpleSRflip-flop,whereSandRstandforsetandreset,respectively.Itcanbeconstructedfromapairofcross-coupledNANDorNORlogicgates.Q≥1≥1QQDSDR2G1G≥1≥11Iv2G1G2Iv1Ov2Ov7工作原理*10,，引出输入端用来置两个或非门接成反馈”状态为“定义：10,1QQ”状态为“01,0QQ输入端为置0DR表根据工作原理得到特性的约束条件。循所以正常工作下，应遵不定”信号同时消失后，的“和011DDnDDRSQRSRS锁存器SRlatch输入端为置1DS11000*1110*011011000101101100100001nnDDQQRS保持现态次态≥1≥1QQDSDR2G1G811000*1110*011011000101101100100001nnDDQQRS保持现态次态11000011000000000011不定QDSDRQSD、RD同时为1SD、RD同时从1变0进入不定状态≥1≥1QQDSDR2G1G≥1≥1QQDSDR2G1G≥1≥1QQDSDR2G1G9*的约束条件。循所以正常工作下，应遵不定”信号同时消失后，的“和001DDnDDRSQRSRS锁存器SRlatch用与非门构成的基本RS锁存器DSDRQQSR11111*1001*000010100011110101000111nnDDQQRS保持特性表不定&&QQDSDR10动作特点：在任何时刻，输入都能直接改变输出的状态。1,0同为同时为和QQRSDD例：RS锁存器SRlatchDSDRQQ&&QQDSDR115.2.2门控RS锁存器电路结构与工作原理锁存器基本输入控制门RS电平触发的触发器才起作用。和到达，只有触发信号RSEN1011保持&&QQDSDRDSDR2G1G3G&&QQ4GRS&&EN1G2G4GRS&&EN3G12同步RS锁存器00××011××01100110011011*1111*011011100111101100100011nnQQRSCLK电平触发的触发器QQThenameflip-flopwaslaterderivedfromthesoundproducedonaspeakerconnectedtooneoftheback-coupledamplifiersoutputsduringthetriggerprocesswithinthecircuit.2G1G3G&&QQ4GRS&&CLK13DSDRQQDSDR同步(门控)RS锁存器异步置位端异步复位端Aflip-flopisusuallycontrolledbyoneortwocontrolsignalsand/oragateorclocksignal.Theoutputoftenincludesthecomplementaswellasthenormaloutput.Asflip-flopsareimplementedelectronically,theyrequirepowerandgroundconnections.当CLK=0时可将触发器置位/复位RS&&&&QQCLK14动作特点：在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。变化多次翻转、随可能和期间，在RSQQCLK1同步RS锁存器CLKSRQQ初始状态Q=02G1G3G&&QQ4GRS&&CLK155.2.3D型锁存器1nnQQRSCLK00×011×001011111101100011nnQQDCLKRSDQQD&&&&QQCLK10××000××1110000100111100111011101001011011101*11111*165.3触发器的电路结构与动作特点触发器有两个互补的输出端Q和。Q触发器从一个状态转换到另一状态的过程称为翻转(Toggle)。5.3.1脉冲触发的触发器脉冲触发（Pulse-Triggered）的触发器一般是在时钟脉冲CP的高电平期间接收输入信号，但触发器的输出状态并不改变，到时钟脉冲从1变0的时刻（CP的下降沿）触发器才发生状态转换。典型的脉冲触发方式的触发器有主从RS触发器和主从JK触发器。定义Q=1，为触发器的1状态，0Q1QQ=0，为触发器的0状态。17CP6G5G8G7GRS&&&&'Q'Q19G1G3G2G4G'S&&&&QQ'CP'R脉冲触发的触发器pulse-triggered电路结构与工作原理1.主从RS触发器提高可靠性，要求每个CP周期输出状态只能改变1次CPClockPulseQQCP延迟输出主触发器master从触发器slave18CP6G5G8G7GRS&&&&'Q'Q19G1G3G2G4G'S&&&&QQ'CP'R主从RS触发器Master–slaveRSflip-flop1*0111*111011000101101100111000000×××—1nQQRSCPn*Q“从”保持翻转“主”按时,,,1)1(RSCP主触发器从触发器态翻转“从”根据“主”的状保持下降沿到达时，“主”,)2(CP改变一次周期，输出状态只可能所以每个CPItiscalledmaster–slavebecausethesecondlatchintheseriesonlychangesinresponsetoachangeinthefirst(master)latch.19波形图mQCPmQSRQQtttttttQQCPSQRQDRDSCP主从RS触发器主触发器从触发器初始状态Q=0206G5G8G7GKJ&&&&CP2G1G4G3G&&&&QQ19G也是确定的的情况，为解除约束，即使出现11nQRS2．主从JK触发器Master–slaveJKflip-flopJK主从SRQQ*CLKQQQ1010211101,110,1)1(**后，“从”，“主”置“主”保持时，则若CLKQQCLKKJ0000111,0)2(**后，“从”，“主”保持，“主”置时，则若CLKQQCLKKJJ=1，K=0：置1J=0，K=1：置0JK主从SRQQ*CLKQQ22后，“从”保持“主”保持时，则若CLKQQCLKKJ0110)3(*****1,00,111)4(QCLKQQCLKKJ后，“从”则“主”置若则“主”置若时，则若J=0，K=0：保持J=1，K=1：翻转JK主从SRQQ*CLKQQ23J=1，K=0：置1J=0，K=1：置0J=0，K=0：保持J=1，K=1：翻转QQtt初始状态Q=0Q24主从JK触发器Master–slaveJKflip-flopClockedflip-flopsaretypicallyimplementedasmaster–slavedeviceswheretwobasicflip-flops(plussomeadditionallogic)collaboratetomakeitinsensitivetospikesandnoisebetweentheshortclocktransitions;theyneverthelessalsooftenincludeasynchronousclearorsetinputswhichmaybeusedtochangethecurrentoutputindependentoftheclock.Collaborate协作/合作Insensitive不敏感的Spike毛刺Transition变迁Nevertheless然而Asynchronous异步的6G5G8G7GKJ&&&&CP2G1G4G3G&&&&QQ19G25主从JK触发器特性表10110111011000101101100111000000×××—1nnQQKJCLK*Q1*0111*111011000101101100111000000×××—1nQQRSCLKn*QJ=1，K=0：置1J=0，K=1：置0J=0，K=0：保持J=1，K=1：翻转Q主从RS触发器特性表26脉冲触发方式的动作特点输出状态只能改变一次”状态翻转到达后，“从”按“主第二步“从”保持时，“主”接收信号，第一步分两步动作：CLKCLK1.1的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQ起控制作用里输入信号对“主”都的全部时间，，“主”为同步主从1.2CLKSRSR可能翻转一次高电平期间，“主”只在但主从CLKJK。最后的状态，决定前，要找出期间里输入发生变化时在11nQQCLKCLK27HomeworkInPage142-1455-1，3，4，5，6，Chapter5CombinationallogicisusedincomputercircuitstodoBooleanalgebraoninputsignalsandonstoreddata.Practicalcomputercircuitsnormallycontainamixtureofcombinationalandsequentiallogic.Forexample,thepartofanarithmeticlogicunit,orALU,thatdoesmathematicalcalculationsisconstructedusingcombinationallogic.Othercircuitsusedincomputers,suc