摩尔定律的intel实现

Intel65nm工艺实现与45nm工艺预览作者濮元恺2006年8月一,工艺的提升带来了什么那些说摩尔定律“脑死亡”的人应该清醒的了，虽然我自己也曾对摩尔定律的未来抱有很大的怀疑和迷茫，但Intel正用实际行动一次次证明自己。high-k方面的突破，应变硅技术上升级，晶体管结构上的创新……一个个激动人心的技术，印证了Intel在半导体制造技术的足迹。下面将结合最近收集到的材料，和大家一起了解Intel的65nm与未来的45nm工艺。文中出现的技术词汇不单独注解，而是在原文里整体说明，希望本文能给硬件技术爱好者在晋级道路上提供一些帮助。1,Intel的全盘计划1.jpg这张图片就是Intel的CPU整体计划，它是一项粗略的计划。P1262是我们熟悉的采用90nm制造的Pentium4处理器，第一批产品在2003年末出厂，典型代表是Pentium4Prescott。P1262延续了上一代Pentium4的NetBrust（网络爆发）架构，在频率方面疯狂飙升，而且90nm工艺内有一些问题没有很好地解决。P1262计划预期达到的频率是4.0GHz，实际最后一款产品止步于3.8GHz。P1264是我们正在经历的时代，周期同样是2年。我们熟悉的产品是Core微架构的Conroe处理器，采用65nm工艺制造，功耗控制表现优秀，性能强大。P1266是未来45nm工艺制造的处理器，它将从2007年持续到2009年，产品的名称和型号我们还不知。然后由32nm工艺的P1268接替它继续实现摩尔定律。P1264和P1266正是我们下面要说明的计划，因为它们使用了65nm与45nm工艺，这两款工艺的实现对Intel非常重要，Intel借助它们证实了自己在芯片制造界的领先地位，同时成功地延续着摩尔定律，也同时突破了很多技术壁垒。2.新工艺带来了什么a、更高的性能我们在这里说的65nm、45nm是指每一个晶体管的大小，晶体管越小，单个芯片能容纳的晶体管也越多，性能由此得到提升。集成度是衡量一个芯片性能的重要标志，如果业界不引入新的技术，制造出更高集成度的CPU芯片将成为一项不可能完成的任务。因为芯片的晶体管数量越多，CPU芯片的尺寸变得越来越大，无论对制造成本、散热还是提高运行速度都相当不利，提升制造工艺成为业界共同的选择。反过来，采用先进的制造技术往往能让芯片拥有更出色的表现，从而在激烈的竞争中获得领先优势。在过去几十年间，Intel始终牢牢把握着这一项优势，几乎每年它们都投入巨资建设或升级自己的十几家芯片制造工厂，无论是在0.25um、0.18um、0.13um还是90nm、65nm工艺，它都比对手领先一步。为了获得更高的性能，芯片内容纳的晶体管数会变得越来越多。对CPU而言，便是运算核心的增强和缓存单元的增大。第一代Willamette核心的Pentium4只有4200万个晶体管，而3.46GHz的PentiumEE955处理器达到了3亿7600万，这一数字还在被不断刷新。CPU中还有一个重要的部分是缓存，它有静态SRAM构成。（如图）2.jpgSRAM的每一个比特位需要占用6个晶体管（如图），存储密度很低，1MB容量的二级缓存就需要占用5000万个晶体管，这是一个相当惊人的数字。目前在CPU的逻辑分布中，二级缓存占据的硅芯片面积甚至大于运算核心。这也促进了新工艺的导入速度。b、更低的功耗与更高的工作频率对半导体芯片来说，新工艺往往可以带来运算性能和电气性能双方面的改进。一个非常简单的事实就是，同样的半导体芯片，若用先进工艺制造往往可以带来功耗的明显降低，而低功耗同时又意味着芯片的工作频率可以继续向上提升一个等级，这在过去的实践中也得到极好的例证。AMD的AthlonXP就是因为工艺的一再升级，工作频率得到不断的提升，使其市场生命力长达5年之久，创下单个CPU架构的新纪录。另一方面，低功耗可以让PC更节能，对散热设计不会带来什么压力，安静、低噪音运行可以得到充分保障。反之，若半导体芯片功耗太高，不可避免将出现运行过程中高热、高噪音的状况，用户对此向来是深恶痛绝。不过，在从0.13um到90nm的工艺升级中这一点体现的不明显。大家可以看到，90nm工艺的Prescott比之前的Pentium4在功耗上高出一大截，这主要是由于CPU设计方案发生改变所致。另一方面，90nm工艺所产生的晶体管漏电问题一直没有得到应有的解决，芯片功耗降低的效应体现得并不明显。同样，AMD也碰到了类似的情况，90nm工艺制造的Athlon64新品在功耗方面与同频率、0.13um工艺的产品相当，晶体管漏电问题同样是罪魁祸首，关于这个问题我们会在下文中进行深入的探讨。c、相关知识铺垫首先要给大家说的现代CPU的基本构造，这样后面的东西才能易理解。如今的CPU工艺，简单的来说，是在硅材料上制成晶体管，再覆盖上二氧化硅绝缘（SiO2）层，然后在绝缘层上布上制作金属导线（传统多使用铝材料），使各独立的“管子”连在一起成为能工作的单元。3.jpg如图所示就是一个CMOS（complementarymetaloxidesemiconductor互补金属氧化半导体）晶体管。图中的p-Si就是硅基底，source表示源极，drain表示漏极，gate表示门，oxide就是用于门和基底绝缘的薄层介电质。目前CMOS工艺使用最多的是MOS-FET(金属-氧化物-半导体-场效应晶体管)，是现代集成电路中最重要的元件。它是在P型或N型衬底上建立两个非常接近的，与衬底极性相反的区域，构成源极和漏极。然后在两者之间的区域生成一层极薄的二氧化硅（SiO2）绝缘层，然后覆盖上电极，构成栅极。工作时电流从源极流入，如果栅极上有一定的电压，就会在栅极下形成沟道连接源极和漏极，电流就能通过，而在漏极形成输出。从漏极输出的电流再驱动其它管子的栅极。它的特点是采用了两种不同导电类型的MOS场效应管，一种是增强型P沟道MOS场效应管(PMOS管)，另一种是增强型N沟道MOS场效应管(NMOS管)，它们组成了互补结构。在工作中，两个串联的场效应管总是处于一个管子导通，另一个管子截止的状态。因此也有了一个不成文的公式：“CMOS=NMOS+PMOS”，如下图：4.jpg我们看到Gate（晶体管门）的材料在这里使用的是PolySilicon（多晶硅），那个薄层Gateoxide使用的是二氧化硅（SiO2）。这里主要讨论的是晶体管和相关制造技术，印刷电路的制造与光刻设备简单带过。光刻机是一个高度精密且价格高昂的设备，基本上无法完全依靠第三方公司提供，有实力的半导体厂商基本上都是自行研发或改造设备。Intel设计出被称为“交互相移掩模（AlternatingPhaseShiftMasks）”的新颖技术，这项技术能够让193nm波长的光刻设备继续用于65nm工艺的芯片制造中，而该设备目前广泛用于90nm精度的芯片生产中。Intel的目标是让现在的248nm波长的光刻设备也能够得到再利用，该设备现在用于130nm工艺的芯片制造。二,65nm工艺的实现1、65nm工艺概况Intel使用的65nm工艺是当前世界上已投入量产的最先进的芯片制造技术，它能为制造出的产品带来更高的集成度和性能。Intel在2005年第一次生产出了65nm工艺成品CPU，并在2006年6月实现了90nm与65nm的“制造接替”（如图）。5.jpg这一接替的完成意味着Intel能大量并高效地生产65nm工艺的CPU，同时Intel也借用65nm的新技术在大多数厂商没有用上65nm工艺之前实现了在芯片生产方面的里程碑式跨越。65nm工艺为我们直接提供了以下新技术特性：1、“改进型应变硅技术”提供了超过“第一代应变硅技术”10%-15%的驱动电流，更大程度上提升了性能。2、晶体管的门长度达到35nm，门和通道之间的氧化物绝缘层达到了1.2nm，这又是两个创记录的数字。3、在晶体管顶部使用了NiSi化合物，进一步降低了电阻（如图）6.jpg4、继续使用了LowK互连层技术，让LowK材料担任金属互联线路间使用的主要绝缘材料。互联线路使用了“8层铜互连”。5、使用了晶体管睡眠技术，减少了大量电能浪费。6、继续坚持没有使用SOI技术，而是用耗尽型衬底晶体管(depletedsubstratetransistor，DST)代替。Intel首次在300mm晶圆上使用65nm工艺，更有利于大量晶体管的集成，特别是有利于多内核处理器的制造，同时这一技术将用于更多的先进制造领域。由于制造技术的改进，65nm工艺将使Intel更接近“energy-efficientperformancegoals”（低耗高效目标），Intel为此已经奋斗多年。除了满足多核所需要的晶体管数目，更多的晶体管还可以使Intel做一些新的硬件技术，比如更强大的安全技术和虚拟技术。晶体管在工艺成熟的基础上做的越小，不仅带来了更高的性能，同时使电能的消耗和多余的散热控制地更好。在计算和通信领域，节能型产品也更容易开发。改进型应变硅技术功不可没，在90nm时代的良好表现，让Intel稍加改进，以更大的性能提升幅度出现在65nm工艺中而没有增加一点漏电。结合上面提到的新特性，Intel可以更容易地划分产品线。提高了NMOS和PMOS的性能也就是提高了CMOS（complementarymetaloxidesemiconductor互补金属氧化半导体）的性能，这可以当今CPU的主要元件。如图，如果走红色箭头，则提高的晶体管性能15%，如果走黄色箭头，则减少了5倍的漏电，更节能。7.jpg由此，在我们已经讲过的Intel计划中，Intel又新加入计划P1265，此编号针对的超低能耗CPU产品（Ultra-low-power65nmprocesstechnology）。这让Intel拥有更大的筹码进入网络产品、移动通信、掌上电脑等领域。8.jpg在65nm工艺简报的最后，Intel还不忘写上这样一段话：新的65nm工艺CPU拓展了我们的“15年目标”，使得我们有能力继续以两年为一个周期使用新工艺，也再次证明了我们有能力继续摩尔定律带来的辉煌。2、65nm工艺技术简析总揽65nm工艺全局，Intel采用了以下新技术：·在硅基底绝缘层方面，使用耗尽型衬底晶体管（depletedsubstratetransistor，DST）·在晶体管底部氧化物薄层，使用改进型应变硅技术（ThesecondgenerationStrainedSilicon）·在金属互联线路间，使用Low-K材料与8层铜互连·在晶体管自身，使用晶体管睡眠技术（Sleeptransistors）a、耗尽型衬底晶体管（depletedsubstratetransistor，DST）针对130nm以后工艺的门泄漏快速上升问题，SOI(SilicononInsulator，绝缘层上覆硅)技术在这几年表现最为枪眼。它最初由IBM负责研究，后来AMD得到IBM的帮助成功使用。同样该技术基础成熟，有着IBM和半导体大厂商的潜心研发，实现也很简单：晶体管通过一个更厚的绝缘层从硅晶元中分离出来。这样做具有很多优点：首先，这样在晶体管通道中就不会再有不受控制的电子运动，也就不会对晶体管电子特性有什么影响；其次，在将阈值电压加载到门电路上后，驱动电流出现前通道电离的时间间隔也减小了，也就是说，晶体管“开”和“关”状态的切换性能提高了，这可是晶体管性能的第二大关键性能参数；同时在速度不变的情况下，我们可以也可以降低阈值电压，或是同时提高性能和降低电压。在以前，Intel对业界推崇的SOI一直是不屑一顾的态度。在2000年“GHz时代”来临时，Intel又主张使用SOI技术，它对SOI技术寄予厚望。因为这种技术耗电量低，电容量小，并将使用SOI作为完成未来“THz晶体管”的主要工具。但2001年后发生了变化，因为成本太高，Intel再次对SOI说不。但它的最大对手AMD在IBM的帮助下成功地在Athlon64产品中使用了SOI技术，这时的SOI使得晶体管的成本虽提高近10%