第5章习题

-1-1第五章思考题：5.1分别画出PNJFET和MESFET的截面结构图，比较其异同。答：PNJFET和MESFET的截面结构图如图5.1所示：相同点：都是通过调节栅极电压来控制耗尽层宽度，改变沟道电阻，从而控制漏源电流的大小。不同点：PNJFET是通过改变反偏NP结在轻掺杂一侧的势垒区宽度来调节沟道电阻，而MESFET是通过改变金属-半导体接触的肖特基势垒宽度来调节沟道电阻。5.2试述PNJFET的工作原理，有哪些基本类型？答：PNJFET有如图5.2所示的四种基本类型；N沟道耗尽型、P沟道耗尽型、N沟道增强型、P沟道增强型。PNJFET的工作原理如下：以N沟道耗尽型为例，在电路中通常采用共源连接，偏置状态-2-2见图5.2。当栅极G对源极S加负电压时，栅结反偏。如果此时漏源电压VDS不变，且漏源电压为正，源端的电子将向漏端漂移形成漏源电流。改变VGS就可以改变NP结势垒区的宽度，即改变沟道电阻，从而改变流过漏源之间的电流。也就是说，改变栅源电压，就可以改变漏源电流。随着VGS反偏压的增加，两侧栅结耗尽层宽度也增加，位于中间的沟道宽度则减小，沟道电阻增加，漏源电流则减小。当VGS增加至沟道消失时，沟道被夹断，0DSI。这一点所对应的VGS称为夹断电压。当VGS不变时，沟道宽度也不变，即沟道电阻不变，此时若使VDS从零开始增加，则漏源之间的电场增加，IDS亦从零开始增加。随着IDS的增加，在沟道的漏源两端将产生一个电压降，使得漏端的电位高于源端的单位。这也就是说，靠近漏端的栅结反偏的程度高于源端栅结反偏的程度，因此，漏端栅结耗尽层厚度应大于源端栅结耗尽层厚度，漏端沟道宽度应小于源端沟道宽度。但是，在VDS很小时，沟道漏源两端的电位差也很小，漏源两端沟道宽度的这种差别也很小，可以不作考虑。在这种情况下，沟道电阻可以作为一个常数，IDS随着VDS线性变化，见图5.3(a)。当漏源电压较大时，随着漏源电压增加，IDS在沟道中的电压降逐渐变得不可忽略。漏端-3-3沟道的宽度随着VDS增加而减小，即沟道电阻随着VDS增加而增加，因此，IDS随VDS增加而增加的斜率越来越小，PNJFET的特性曲线偏离线性区而进入非饱和区，见图5.3（b）。当VDS继续增加，超过某一数值时，使得上下栅结耗尽区连通，则沟道在漏端被夹断。漏源电流将达到某一定值，并不再随着漏源电压的增加而增加。称这一电流为饱和漏源电流，用IDSAT表示。IDS刚刚达到IDSAT时所对应的漏源电压为饱和漏源电压，用VDSAT表示，见图5.3（c）。VDS再继续增加，当DSATDSVV时，因为沟道夹断起始点与源端的电位差始终等于VDSAT，漏源电压超出VDSAT的部分，即DSATDSVV将降落在载流子已经耗尽的沟道夹断部分，故IDS不再随VDS增大而增大。5.3什么是JFET的夹断电压？和本征夹断电压VP0有何不同？答：当栅压增加到使两个栅结的耗尽层相连时，沟道区完全被耗尽层所占有。此时，沟道电荷为零，沟道电流亦为零。称这时所加的栅源电压为夹断电压，用VP表示。本征夹断电压VP0为沟道夹断时PN结的全部电势差，而夹断电压VP实际上是沟道夹断时加在PN上的反向电压。所以有02002aqNVVVPDP其中，a为上述结构中沟道的半宽度。5.4试述MESFET的工作原理。增强型MESFET的特点是什么？答：MESFET与JFET的工作原理相同。只是用金-半接触的肖特基结取代了PN结作为栅控电极。下面以增强型N沟MESFET为例来分析其工作原理。在0GSV时，肖特基结的耗尽层已经扩展至半绝缘衬底，(见图5.4a)。所以沟道是完全夹断的。沟道有源层的宽度比零偏压下耗尽层的宽度还要小。为了沟道能够导通，栅极必须加上正的电压0GSV，使耗尽层厚度减小。如图5.4（b），当VGS增大到耗尽层宽度刚好-4-4等于N型有源层宽度时，所对应的VGS为阈值电压，用VT表示。当TV＞GSV时，沟道导通。这时，只要漏源两端有电位差，就会有漏源电流。调节VGS的大小可以改变沟道的宽度，从而调节漏源电流的大小。增强型MESFET的特点是，沟道有源层的厚度应和肖特基结零偏压下的耗尽层厚度相当。这一耗尽层厚度对应于肖特基结的内建电势差VD，故外加正偏栅压被限制在零点几伏特以内。5.5什么是沟长调制效应？对器件特性有何影响？答：JFET达到饱和后，漏端出现夹断，若VDS进一步增大，夹断区（即空间电荷区）宽度也会扩展。从而使电中性的N沟道长度减小，漏源电流增大，不饱和。随着漏源电压的变化，使有效沟道长度发生变化，从而导致漏源电流变化这一现象称为沟道长度调制效应。考虑沟道长度调制效应以后，饱和区电流不再是一恒定值，而是随着VDS增大而增大，可以写为DSDSAT*V1IIDSAT其中为沟长调制系数，其大小为DSLVL。此式说明由于有效沟道长度随着VDS改变，漏源电流也随VDS改变。5.6什么是速度饱和效应？对器件特性有何影响？答：在GaAs等半导体材料中载流子速度随电场强度增大将趋于饱和，这种效应称为速度饱和效应。在沟道区加上漏电压时，VDS使沟道从源到漏逐渐变窄，故漏端沟道的截面积最小。但是由于沟道电流在各截面上保持不变，所以沟道横截面小则意味着载流子速度增大。因此，载流子速度首先在沟道靠近漏端处达到饱和。实践表明，这种速度饱和效应在漏电压稍小于VDSAT时发生。这样，IDSAT和VDSAT都将比理想模型预期的小，从而导致JFET的有效增益降低。5.7什么是JFET的跨导及漏导？如何提高跨导？答：在一定漏源电压下，漏源电流随栅源电压的变化率称之为跨导，即DSVGSDSmVIg。漏导表示栅源电压不变时，漏源电流随漏源电压的变化率，即GSVDSDSdVIg。饱和区跨导随着VGS增加而增加，当DGSVV时，mg达到最大值，表示为-5-5LWqN2aGgDn0maxm考虑源、漏区接触电阻及沟道的体电阻后，有效栅压和有效漏源电压降低，从而导致有效跨导降低。综上所述，在器件设计时通常是依靠调节沟道的宽长比来提高maxmg。但是，由于存在沟道长度调制效应，L不能无限制的小。为了提高mg，往往采用多个单元器件并联的方法来扩大沟道的宽度。从材料的选择上来看，可以选择迁移率高的材料和掺杂高的材料。5.8画出JFET的交流小信号等效电路。答：JFET的交流小信号等效电路如图5.5所示其中，GR、DR、SR分别为栅、漏、源三个电极的接触电阻；GL、DL、SL分别为栅、漏、源三个电极的布线电感；gsC为栅源电容、gdC栅漏电容、dsC漏源电容、dcC饱和态速度饱和区静电偶极层电容、gsmVg恒流源、dg漏导（沟道电导的倒数）。5.9JFET的截止频率有几个？分别由哪些因素决定？答：JFET的截止频率有三个，分别叙述如下：①载流子度越时间截止频率：它表示载流子从源端到漏端的度越时间所限定的频率极限。用公式表述为2DS0L2V21f②特征频率：它表示本征结型FET的漏端与源端短路时电流放大系数等于一所对应的频率。-6-6用公式表述为gsmTC2gf③最高振荡频率：它表示JFET在输入端和输出端均共轭匹配、且输出对输入的反馈近似为零的条件下、共源增益为一时的极限频率。用公式表述为gdGTdsgsGSTMCRgRRR2ff习题：5.1N沟PNJFET具有对称结构，其衬底掺杂浓度为315Dcm10N，P栅区杂质浓度为318Acm10N，沟道长度为m10L、宽度m50W、沟道半厚度m2a，求①本征夹断电压P0V及夹断电压PV；②0VGS时之沟道电导；③最大饱和漏源电流DSSI（设svcm10002n、cmF1085.8140，8.11s）。解：①本征夹断电压P0V及夹断电压PV如下V064.38.111085.8210210106.12aqNV14241519s02DP0V307.2064.3105.11010026ln.0VnNNlnqkTVVV2101815P02iADP0DP②0VGS时之沟道电导1102.310101021050100010106.12LWa2qNG44441519nD0③最大饱和漏源电流DSSIA10268.33064.3102.33VGI44P00DSS5.2N沟E型GaAsPNJFET，315Dcm103N、318Acm10N、m7.0a，①计算-7-7其阈值电压VT；②当0VDS，欲使导电沟道半厚度为m1.0时，外加VGS是多少（1.13,cm108.1nGaAs36i）？解：①计算其阈值电压VT由耗尽层厚度公式DDs0mqNVV2x可得s02DD2xqNVV阈值电压就是耗尽层宽度等于沟道半宽度a时的栅源电压，所以有V241.0014.1255.11.131085.82107.0103106.1108.110103026ln.02aqNnNNlnqkT2aqNVV14241519261815s02D2iADs02DDT②当0VDS，欲使导电沟道半厚度为m1.0时，则利用上式可求外加VGS为V509.0745.0255.11.131085.82100.1-7.0103106.1255.12xqN255.12xqNVV14241519s02Ds02DDGS5.3N沟道GaAsMESFET，栅肖特基势垒85V.0sb，沟道区掺杂浓度316Dcm10N，若阈值电压为25V.0VT，试问沟道厚度为多少？解：金半接触可以作为单边突变结处理。外加阈值电压25V.0VT时，耗尽层厚度应等于沟道半厚度a。由半导体物理可知bgnqV2Eq查阅附录D可得室温下GaAs材料的禁带宽度为424eV.1Eg、-8-84.12s，将其带入上式可得eV129.0101.810026ln.02424.1nNlnqkT2EqV2Eq616iDgbgn由图5.6的肖特基势垒模型可得V721.0129.085.0VnsbD沟道半厚度cm1054.210106.125.0721.04.121085.82qNVV2a51619-14DTDs0沟道厚度=2a=cm1008.555.4PNJFET结构参数同5.1题，当5V.1V,2VVDSGS时，计算∶①漏源电流DSI；②mg；③dg。解：由5.1题可知315Dcm10N，svcm10002n，cmF1085.8140，8.11s，m2a，m50W，m10L，757V.0VD①求漏源电流DSIcm1102.3101010210501010106.12LWa2qNG444431519nD0V064.3108.858.11210210106.12aqNV14-24151902DP0A1025.3064.32757.032064.32757.05.132064.35.106.3102.3VVV32VVVV32VVVGI52323423P0GSD23P0GSDDSP0DSP00DS②求mg-9-9cm110364.72757.02757.05.1064.3102.3VVVVVVGg54GSDSGSDDSP00m③求dg