数字电子技术复习题(DOC)

《数字电子技术》综合复习资料一、单项选择题1．在下列各图中，同或逻辑Z对应的逻辑图是。A.&ZB.≥1ZC.≥1ZD.=1Z2.逻辑表达式A（B+C）=AB+AC的对偶式是。A.))((CABACBAB.A+BC=（A+B）（A+C）C.AB+AC=A（B+C）D.))((CABACBA3．如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为。A．0B.1C.00110101D.其它4.三态门有一使能控制端，当使能端为无效电平时，正确的是。A.输出端为高阻态B.输出端为高电平C.输出端为低电平D.输出与输入间有正常的逻辑关系5．用四选一数据选择器实现函数Y=0101AAAA，应使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=06．有一个与非门构成的基本ＲＳ触发器，欲使其输出状态保持原态不变，其输入信号应为。Ａ.Ｓ＝Ｒ＝０B.Ｓ＝０Ｒ＝１Ｃ.Ｓ＝１Ｒ＝０Ｄ.Ｓ＝Ｒ＝１7.若用JK触发器来实现状态方程为ABQAQn1n，则J、K端的驱动方程为。A.J=AB，K=BAB.J=AB，K=BAC.J=BA，K=ABD.J=BA，K=AB8．一个8421BCD码十进制计数器，设其初态Q3Q2Q1Q0=0011，输入的时钟脉冲频率f=1kHz。试问在100ms时间后，计数器的状态为。A．0010；B．0011；C．0111D.01109．欲将容量为1K×4的RAM扩展为4K×4，则需要控制各片选端的辅助译码器的输出端数为。A.1B.2C.4D.810．一个8位A/D转换器，若所转换的最大模拟电压为5V，当输入2V电压时，其输出的数字量为。A．00111001B．01100110C．10011001D．0101001011．一个7位二进制加法计数器，如果输入脉冲频率f=256kHz，试求此计数器最高位触发器输出脉冲频率为____________。A．32kHz；B．2kHz；C．128kHzD．256kHz12．用n个触发器构成计数器，可得到的最大计数长度（模值）为____________。A.nB.2nC.2nD.n213．由555定时器构成的施密特触发器如图所示，该电路的回差电压为V。ui6215384uo4V5VA．5B．4C．2D．5/314．设F=AB+DC，则它的反函数是____________。A.F=（A+B）（DC）B.F=（BA）（C+D）C.F=DCBAD.以上都不正确15．能使逻辑函数Ｆ＝Ａ⊕Ｂ⊕Ｃ⊕Ｄ均为1的输入变量组合是____________。A.1101，0001，0100，1000B.1100，1110，1010，1011C.1110，0110，0111，1111D.1111，1001，1010，0000二、单项选择题，请将正确答案的题号填入相应的横线上。1.F=A)(BA的值是。A.BB.AC.BAD.A⊙B2.CBA=。A.CBAB.ABCC.CBAD.ABC3．设S1S0为四选一数据选择器的地址输入端，X0～X3为数据输入端，Y为数据输出端，则Y=。A.S1S0X0+S1S0X1+S1S0X2+S1S0X3B.S1S0X3+S1S0X2+S1S0X1+S1S0X0C.S1S0X0+S1S0X1+S1S0X2+S1S0X3D.S1S0X+S1S0X+S1S0X+S1S0X04．如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为。A．0B．1C．00110101D．其它5．在图示的TTL门电路中，要求实现下列规定的逻辑功能时，其连接没有错误的是。CDABL1ABL2CABL3+V&RPCD&LCCBA1B&A=1VCCL2&L3CBA≥16.1F=ABCABCBACBA，2F=)(CABBA,它们之间的关系是____________。A.1F=2FB.1F=2FC.1F=2'FD.21'FF7、逻辑函数F=A+BC（A+B），当ABC的取值为______________时，F=1。A．000B．011C．101D．1118．如图所示电路中硅三极管的输出电压为______________V。A．12B．6C．6.7D．0.39．如图所示电路均为TTL电路，假设电路参数合理，则可以正常工作的是____________。10．现在要用一个四位二进制加法器实现余三码到8421BCD码的转换，将A3A2A1A0端与余三码相连接，CI接“0”，则在B3B2B1B0端加上二进制数便可。A．1100B．1101C．0011D．101111.下面逻辑式中，正确的是。A.A（A+B）=BB.A（A+B）=AC.A（A+B）=ABD.A（A+B）=A+B12．对于TTL与非门闲置输入端的处理，不可以。A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联13．逻辑状态表如下所示，能实现该功能的逻辑部件是______________。A．十进制译码器B．二进制译码器C．二进制编码器D．十进制编码器输入输出BAY0Y1Y2Y300100001010010001011000114．一位８４２１ＢＣＤ码译码器的数据输入线与译码器输出线组合是。Ａ.４：１６Ｂ.１：１０Ｃ.４：１０Ｄ.２：４+12VRCRB+6VuiVO1kΩ50kΩVCCRCRBA．&&RCVCCRBC．&D．VCCRCRB&&VCCRCB．&&15．下列表达式对应的电路不存在竞争冒险的是。A．CBBALB．))((ABCBLC．CACBBALD．CABAACL三、填空题1。1、（62）10＝（______________________）22、十进制数–13的反码为____________。3、函数Ｆ＝ＡＢ＋ＡＣ＋ＢＣ＋ＣＤ＋Ｄ的最简与或式为______________________。4、三态门（TS门）的输出状态除了高电平或低电平两种状态外，还有第三状态是。5、对25个信号进行编码，则转换成的二进制代码至少应有___位。6、图示电路中，三极管工作在饱和状态，其CE间的输出电压约等于v。7、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生，这种时序电路称为_______________。8、在组合逻辑电路中，若出现F=A·A，则有可能产生______型冒险。9、由555定时器构成的单稳态电路中，给定外围的定时元器件R＝1KΩ，C＝0.1uF，则暂稳态的持续时间是_________毫秒。10、8位A/D转换器，若所转换的最大模拟电压为5V，当输入2V电压时，其输出的数字量为。11、25=（）2。12、（43）10=（）8421。13、最小项DCBA的相邻项有个。14、逻辑函数F=A○+(AB)，欲使F=1，则A、B取值为。15、编码器有10个输入，则输出应有位。16、欲将1kHZ的脉冲信号分频为100HZ，应选用进制计数器。17、若需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加计数器构成的分频器至少需要个触发器。18、一个16KB的RAM，具有根地址线。19、由555定时器构成的施密特触发器如图所示，该电路的回差电压为V。.20、（22）10=（）2。21、（－9）补码=（）。22、n个变量可以构成个最小项。ui6215384uo4V5V23、若偶数个1相异或，其结果为。24、D触发器的次态方程是Q1n=。四、填空题21、十进制数(14)10的8421BCD编码为。2、逻辑代数1+1+1=。3、L=AC+BC，其与非—与非表达式为。4、三态门的三个状态分别是1、0、。5、某二进制代码是11011，若加入一位偶校验码，则该校验位是。6、对于JK触发器，若K=J，则可完成触发器的功能。7、给定周期为1ms的脉冲信号，将其分频为50Hz的信号，则应选用_________进制计数器。8、不考虑溢出，欲将一个存放在移位寄存器中的二进制数除以8，需要个移位脉冲。9、一个16KB的RAM，具有根地址线。10、555定时器可以构成多种脉冲电路，其中可以用于定时的电路是。11、（43）10=（）2。12、将逻辑函数F=∑m（0，2，3，4，6，7，10，11，14，15），化简为最简与或式结果为。13、三态门的输出状态除了高电平或低电平两种状态外，还有第三状态是。14、若用二进制代码对48个字符进行编码，则至少需要位二进制。15、JK触发器的次态方程是Q1n=。16、若奇数个1相同或，其结果为。17、欲将32768HZ的脉冲信号分频为1024HZ，应选用进制计数器。18、一个16KB的RAM，具有根数据线。19、采用74138级联来构成一个4-16线译码器，则需要____________片74138。20、在组合逻辑电路中，若出现F=A+A，则有可能产生____________型冒险。21、D触发器的次态方程是Q1n=________________________。22、不考虑溢出的情况，欲将一个存放在移位寄存器中的二进制数乘以16，需要＿＿＿＿个移位脉冲。23、有一个电路需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加法计数器构成的分频器至少需要个触发器。24、若要求DAC电路的分辨率达到千分之一，则至少应选用____________位二进制代码输入的转换器。25、一片存储容量为32K×8的只读存储器ROM，应该具有____________根地址线。五、分析计算题1、一个逻辑函数F=Σm(2,6,7)。（1）写出其反函数F1的最小项标准表达式；（2）用代数法将F1化简为最简或与表达式。2、八路数据选择器构成的电路如图所示，012AAA、、为地址码，0D～7D为数据输入，写出该电路所实现的函数F的最简逻辑表达式。3、用卡诺图法化简逻辑函数并将最简式变换为与非—与非的形式。4、分析图示逻辑电路。（写出逻辑函数Y；列出真值表；说明该电路的逻辑功能）5、分析电路的模为何值，并画出有效循环状态图。Q0Q1Q2Q3D0D1D2D3LDCrCPCPT74LS161CP11&0001Q0Q1Q2Q3D0D1D2D3LDCrCPCPT74LS161CP11&00016、分析图示电路的逻辑功能。7、如图所示由数据选择器构成的电路(1)写出电路输出Z的表达式；(2)求出Z的最简与或表达式。ABFL1○&&&≧1○D0D1D2D3S1S0≥1Y11&&&&18、化简逻辑函数mDCBAF13129876,3,2)(，，，，，、、、为最简与或式，将最简式变换为与非形式。9、试分析如图所示逻辑电路，分别写出L1和L2的最简与或式。六、逻辑电路设计题1、试用译码器74138和适当的门电路实现逻辑函数：L=AB+BC+CA2、用译码器74LS138实现CBAF。3、集成4位同步二进制加法计数器74LS161的功能表如下所示。试用74LS161设计一个模值为13的计数器。要求：（1）采用反馈清零法；（2）外加门电路要少；（3）写出简要设计步骤；（4）在给定的逻辑图的基础上完成连线和设计。CPCrLDPTD0D1D2D3Q0Q1Q2Q3×0××××××××1101×××××11×0××××1111××××10××D0D1D2D30000D0D1D2D3保持保持（C0=0）　计数注：C0=Q3Q2Q1Q0T四位二进制计数器CPCrLDPTD0D1D2D3Q0Q1Q2Q3×0××××××××1101×××××11×0××××1111××××10××D0D1D2D30000D0D1D2D3保持保持（C0=0）　计数CPCrLDPTD0D1D2D3Q0Q1Q2Q3CPCrLDPTD0D1D2D3Q0Q1Q2Q3×0××××××××1101×××××11×0××××1111××××10××D0D1D2D30000D0D1D2D3保持保持（C0=0）　计数注：C0=Q3Q2Q1Q0