第三章-组合逻辑电路

组合逻辑电路Ⅰ数字系统中常用的各种数字部件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路：在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。Fi=fi(X1，X2，···，Xn)(i=1，2，···，m)组合逻辑电路Ⅱ组合逻辑电路具有两大特点：–输出、输入之间没有反馈延迟通路；–电路中不含记忆单元。组合逻辑电路不但能完成各种复杂的逻辑功能，而且是时序逻辑电路的组成部分，它在数字系统中的应用十分广泛。3.3组合逻辑电路分析一、组合逻辑电路分析的目的：由逻辑图评述逻辑设计功能评述设计思想，评价电路，提出改进方向二、组合逻辑电路分析的一般过程：–1、由逻辑图写出逻辑表达式；–2、表达式化简；–3、列出真值表；–4、功能评述(文字描述)：根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。组合逻辑电路分析举例例2（补充）分析下图电路的逻辑功能。组合逻辑电路分析举例P1P2P3P4P5组合逻辑电路分析举例解：第一步，根据逻辑电路图可写出输出函数的逻辑表达式为：F=(P4·P5)P4=(P1·P2)P4=P1·P2P5=(A·P3)P5=A·P3P3=B·CP2=B+CP1=A第二步，化简输出函数表达式组合逻辑电路分析举例F=AB+AC+A(BC)利用卡诺图化简:F=AB+BC+AC或F=AB+BC+AC1101111000011110ABC01组合逻辑电路分析举例第三步，根据化简后的函数表达式列出真值表。01111011110110011110101011000000FCBA第四步，功能评述。由真值表可知，该电路具有检查输入信号是否一致的逻辑功能，一旦输出为1，则表明输入不一致。因此称该电路为”不一致电路”。由分析可知，该电路设计方案不是最简的，可改进。组合逻辑电路分析举例例3(书P70例3.6)分析举例例3①输出逻辑表达式F=P5•P6P5=(P1•P2)=P1+P2P6=(P3•P4)P1=A+BP1=ABP2=(A+C)P2=A+CP3=B⊕CP4=B+C分析举例②化简P5=(P1•P2)=P1+P2=AB+A+C=A+B+CP6=P3•P4=(BC+BC)(B+C)F=(A+B+C)(BC+BC)(B+C）=(A+B+C)(B+C)(BC+BC)=(B+C)(BC+BC)=BC+BC=B⊕C分析举例例5分析下图电路的逻辑功能。分析举例例5①写出输出逻辑表达式S=(P2•P3)P3=(B•P1)P2=(A•P1)P1=(A•B)=A+BC=P1②化简S=P2+P3=A•P1+B•P1=A(A+B)+B(A+B)=AB+AB=A⊕BC=P1=AB③真值表④功能评述该电路为半加器，S为半加和，C为进位。这种电路可用于实现两个1位二进制数的相加，实际上它是运算器中的基本单元电路称为半加器。1011010101100000CSBA3.4组合逻辑电路设计Ⅰ一、组合逻辑电路设计的任务：根据文字描述(或真值表)的设计要求和所选的逻辑器件，构造出实现预定功能的、经济合理的逻辑电路。二、组合逻辑电路设计步骤（四步）：1.根据给定逻辑要求建立真值表；分析逻辑要求，设置输入输出变量，列出真值表2.根据真值表写出逻辑函数表达式；3.逻辑函数化简；逻辑函数化简，并根据要求把函数表达式转换成适当的形式4.画出逻辑电路图。3.4.1单输出组合逻辑电路的设计例1（书P73例3.8）用“与非”门设计一个三变量多数表决电路。解：1）问题的逻辑描述。该电路的输入是A，B，C三人的“赞同”或“反对”，输出是“多数赞同”或“多数反对”。设F为A，B，C的函数，可表示为F=f(A，B，C)列真值表。按照少数服从多数的原则可知函数和变量的关系是：当A、B和C中有2个或2个以上取值为1时，函数F的值为1，其它情况下函数F的值为0。2）函数F的最小项表达式F(A，B，C)=∑m(3，5，6，7)11111011110100011110001001000000FCBA3.4.1单输出组合逻辑电路的设计3）逻辑函数的最简表达式。作函数F的卡诺图，得最简与-或式。111010100010110100ABCF(A，B，C)=AB+AC+BC3.4.1单输出组合逻辑电路的设计3）选择逻辑门类型并进行逻辑函数变换。假定采用与非门组成实现给定功能的电路，则应将上述表达式变换成为“与非-与非”表达式F(A,B,C)=AB+AC+BC=AB+AC+BC=AB·AC·BC4）画出逻辑电路图3.4.1单输出组合逻辑电路的设计例2（补充）某设备装有四个传感器A、B、C、D，如果A输出为1，同时B、C、D至少有两个输出为1，设备运行正常，否则工作异常，报警器发声。试设计一个推动报警的逻辑电路。例3(书P76例3.10)设计一个四位二进制码奇偶位发生器和奇偶检测器。3.4.1单输出组合逻辑电路的设计检测器编码器x1x2x3x411111110010FP(偶)发送端接收端3.4.1单输出组合逻辑电路的设计设计举例例4设计一个比较3位二进制数是否相等的数值比较器。解：1)建立给定问题的逻辑描述。设两个3位二进制数分别为A=a3a2a1，B=b3b2b1，比较结果用F表示。当A=B时，F=1；否则F=0。显然，这是一个有6个输入变量，1个输出函数的组合逻辑电路。由于二进制数A和B相等，必须同时满足a3=b3、a2=b2和a1=b1，而二进制中ai=bi只有ai和bi同时为0或者同时为1两种可能，因此该问题可用逻辑表达式描述如下：F=(a3⊙b3)(a2⊙b2)(a1⊙b1)设计举例2)求出逻辑函数的最简表达式该函数已不能简化。3)选择逻辑门类型并进行逻辑函数变换。F=(a3⊙b3)(a2⊙b2)(a1⊙b1)=(a3⊕b3)(a2⊕b2)(a1⊕b1)=(a3⊕b3)+(a2⊕b2)+(a1⊕b1)3.4.2多输出组合逻辑电路的设计例1（补充）用与非门实现下列多输出函数：F1=∑m(1，3，4，5，7)F2=∑m(3，4，7)解：如果把F1、F2看作独立的函数，并假定输入可提供原、反变量，则用卡诺图分别化简这个函数，可得F1=C+ABF2=BC+ABC如果从“全局”出发统一考虑F1和F2的公共项ABC(m4)，将表达式作如下更改为：F1=C+ABC；F2=BC+ABC虽然从单独来看，F1=C+ABC比F1=C+AB复杂，但ABC是一个公共项，F1和F2都可以用它，节省了一个门。3.4.2多输出组合逻辑电路的设计例2（书P79例3.12）设计一个全加器。全加器是一个能对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。电路有3个输入变量，2个输出函数。设被加数、加数及来自低位的“进位”分别为Ai、Bi、及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。根据二进制加法运算法则可列出全加器真值表。3.4.2多输出组合逻辑电路的设计Si=∑m(1，2，4，7)Ci=∑m(3，5，6，7)111011101001110010100000CiSiCi-1BiAi00010110011010113.4.2多输出组合逻辑电路的设计由卡诺图化简后得输出函数表达式为：Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=AiBi+AiCi-1+BiCi-1其中，Si的标准“与-或”式即最简“与-或”式。3.4.2多输出组合逻辑电路的设计若采用异或门和与非门实现电路，则：Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=Ai(BiCi-1+BiCi-1)+Ai(BiCi-1+BiCi-1)=Ai(Bi⊕Ci-1)+Ai(Bi⊕Ci-1)=Ai⊕Bi⊕Ci-1Ci=AiBi+AiCi-1+BiCi-1=(AiBi)·(AiCi-1)·(BiCi-1)3.4.2多输出组合逻辑电路的设计Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=(AiBi+AiBi)Ci-1+AiBi(Ci-1+Ci-1)=(Ai⊕Bi)Ci-1+AiBi=(Ai⊕Bi)Ci-1·(AiBi)3.4.2多输出组合逻辑电路的设计考虑：①用半加器如何实现。考虑：②全加器的电路符号。考虑：③用全加器构成四位加法器。考虑：④用全加器的设计方法设计一个全减器。（要求用异或门和与非门实现）3.4.2多输出组合逻辑电路的设计设计中几个实际问题的处理（补充）1、包含无关条件的组合逻辑电路设计由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得输入变量的某些取值组合根本不会出现，或者虽然可能出现，但对在这些输入取值组合下函数的值是为1还是0并不关心。通常把这类问题称为包含无关条件的逻辑问题；这些输入取值组合称为无关条件。例1（补充）设计一个组合逻辑电路，用于判别以余3码表示的1位十进制数是否为合数。解：由题意可知，该电路输入为1位十进制的余3码，输出为对其值进行判断的结果。设输入变量为A、B、C、D，输出变量为F。当ABCD表示的十进制数为合数(4、6、8、9)时输出F为1，否则F为0。设计中几个实际问题的处理设计中几个实际问题的处理因为按余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、1111，故该问题为包含无关条件的逻辑问题。与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者0，通常记为“d”。设计中几个实际问题的处理根据真值表可写出F的逻辑表达式为：F(A,B,C,D)=Σm(7,9,11,12）+Σd(0,1,2,13,14,15)1111001110110011110101011001000111100110101000101100010010000000FDCBAddd1101010000ddd设计中几个实际问题的处理化简函数F,若不考虑无关项，合并卡诺图上的1方格,则可得到：F(A,B,C,D)=ABD+ABCD+ABCDABCD0001111000d01001d0d11101d110d0d0设计中几个实际问题的处理如果化简时对无关项加以利用，根据合并的需要将卡诺图中的无关项d(13,14,15)当成1处理，而把d(0,1,2)当成0处理，则可得到经化简后的逻辑表达式为F(A,B,C,D)=AB+AD+BCDABCD0001111000d01001d0d11101d110d0d0设计中几个实际问题的处理例2（书P82例3.13）码制转换器。用与非门设计8421码转换为余3码的码制转换器。思考：用与非门设计8421码转换为格雷码的码制转换器。例（补充）输入变量中无反变量时，用与非门实现如下逻辑函数FF(A,B,C,D)=AB+BC+ABC2、无反变量的逻辑电路设计设计中几个实际问题的处理例（补充）输入变量中无反变量时，用与非门实现如下逻辑函数FF(A,B,C,D)=AB+BC+ABC设计中几个实际问题的处理F(A,B,C,D)=B(A+C)+ACB=BAC+ACBF(A,B,C,D)=B(AC+B)+AC(B+AC)=BABC+ACABC=BABCACABC化简为最简“与或”式合并有相同因子的项找出非项的公共替代因子3、组合电路设计过程的简化主要为真值表的简化例（补充）设计一个两位二进制比较器。设计中几个实际问题的处理1F3001110000F200000000010101110010000011110011110010111000dd1001110100dd01F1B1A1B2A23.5组合逻辑电路的竞争与冒险前面关于数字电路的讨论都是稳态的，或者说是“数学模型”。存在F=A+A≡1，F=AA≡03.5.1竞争与冒险的产生产生冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)1≥1Y2AAY2(a)(b)错误信号01AAY12AAY3.5.1竞争与冒险的产