您好,欢迎访问三七文档
当前位置:首页 > IT计算机/网络 > 电子商务 > 2015年全国大学生电子设计竞赛-F题(数字频率计)-全国一等奖-电子科技大学
2015年全国大学生电子设计竞赛设计报告F题数字频率计数字频率计摘要:系统采用高速比较器LT1715对宽范围输入信号进行调理整形,由FPGA对信号进行时频测量,最终单片机对数据进行处理并显示所测参量。信号频率测量采用等精度测量方法,占空比及时差测量采用直接计数法。经测试,可完成题目的所有指标。在达到测量精度的前提下,输入信号幅度可低至4mVrms,频率测量范围1Hz-134MHz。整个系统结构简单、测量精度较高、并且自动识别测量参数和显示单位。关键词:频率测量时间间隔测量高速比较器FPGA-1-一、系统方案论证经过仔细分析和论证,本系统由前端调理电路、时频测量及数据处理两大部分组成。各部分方案的论证和选择如下:1.1前端调理电路方案一:利用二极管对输入信号进行限幅后送入放大器放大,再通过高速数字缓冲器进行整形,得到方波。但由于输入信号的幅度范围太大且要求频率达到100MHz,高幅值信号被二极管限幅后送入宽带放大器易引起放大器自激,同时该系统对输入的方波信号整形后易改变其占空比。所以该电路难以实现题目要求。方案二:由单片机对输入信号的幅度进行检测,通过继电器选择相应的电路对输入信号进行不同的放大处理。之后再通过高速缓冲器进行整形处理。此方案可以减小放大器的要求,相对于方案一比较容易实现,但系统复杂度将增加,稳定度也将下降,所以不予采用。方案三:信号直接通过高速比较器比较得到方波信号。该电路简单易行,且其占空比不会随着信号的幅度和频率变化而改变,同时整形得到的方波边沿将会比较陡峭,这样将有利于提高测量精度。故采用此方案。1.2时频测量及数据处理方案一:采用单片机对信号进行频率测量。该方案的有点是简单易行,系统成本低。缺点是测量精度低、难以测量MHz以上级别的信号。故不采用此方案。方案二:由FPGA进行数据采集,将采集得到的数据传送至单片机进行处理并由单片机完成显示控制功能。该方案可以充分发挥FPGA高速数据处理的能力,易于实现题目的各种参数测量的精度,所以我们选择方案二。1.3频率计总体方案经过上面的分析,我们得到系统框图如下图1所示:`图1系统框图二、理论分析与计算2.1宽带通道放大器设计按题目的要求,被测正弦波信号有效值范围需要为10mVrms至1Vrms,频率范围为1Hz到100MHz。一般考虑用放大器进行放大,再使用门电路整形。假设门电路输入电压超过2V就被识别逻辑1电平,则对于小信号,要使放大后能够触发逻辑门或者缓冲器进行缓冲整形,所需放大器增益为:2000141.42=10*2Gain倍43dB(1)信号调理FPGA单片机人机界面信号输入-2-而对于大幅度信号,可用高频检波二极管进行限幅。而由于放大器本身特性的限制,限幅后的信号经放大器放大至饱和状态后可能产生自激。对于时间间隔测量,被测方波信号峰峰值为50mV~1V、频率为100Hz~1MHz,所以放大倍数至少为:200080=50/2Gain倍38dB(2)若要获得上升沿较好的方波信号,至少要放大其三次及以上谐波,故放大器的带宽至少为7MHz。同时为了防止信号通过两路通道后产生附加相移,两通道放大整形链路必须保证一致。对于脉冲信号占空比的测量,被测方波信号为50mVpp~1Vpp、频率为1Hz~5MHz,占空比为10%~90%。放大的倍数也应为38dB。综上所述,若采用放大器放大后再整形的方案,对放大器的要求将会比较苛刻,同时可能引入较大的相位噪声,影响输入信号的频率。LT1715为rail-to-rail输出,且可直接驱动TTL和CMOS逻辑。LT1715带宽为1Hz~150MHz,LT1715内置3.5mv迟滞电压,使该比较器在输入信号为低频信号时依然能够表现出很好的性能。通过增加外围电路可增大迟滞电压,从而进一步增大系统的抗噪声特性。在系统中,LT1715工作在过零比较状态,题目发挥部分(2)要求被测正弦信号的最小有效值电压为10mV,故只要迟滞电压不大于10mV有效值,比较器就能将输入信号放大整形成题目所需要的方波信号。电路设计时,采用比较器内部自带3.5mv迟滞电压,小于题目所要求的最小输入电压,满足题目要求。最终,经过综合比较,方案采用高速比较器LT1715作为前级调理电路,对信号进行整形以获得供FPGA测量的方波。2.2参数测量的基本原理与方法计数式频率测量和时间测量的核心部件是比较器和计数器。本系统通过比较器对信号进行整形,送入FPGA进行计数,最后送入单片机进行数据处理与显示。可完成对信号频率、信号周期、两路信号的时间间隔以及脉冲信号占空比的测量。2.2.1信号频率和周期的测量:信号频率采用等精度测量的方法,将未知频率信号在实际计数闸门时间内直接计数。如图2所示,测量开始时,开门脉冲发生器输出高电平,当被测信号上升沿到来时,实际闸门变为有效。与此同时,采用两个不同的计数器对被测信号和标准信号进行计数。当达到预置的闸门时间长度时,实际闸门信号在被测信号的下一个边沿失效,计数器停止工作。这样,实际闸门信号和被测信号同步,可以较为准确的测量信号的频率。图2频率测量波形图图3鉴相电路图-3-在一次实际闸门时间内对被测信号的计数值为xN,对标准信号的计数值为sN,标准信号的频率为sf,显然,被测信号的频率为:xxssNffN(3)在测量过程中,由于实际闸门信号和被测信号同步,因此计数器对被测信号的计数值无误差。但是,标准信号由于与实际闸门时间不同步而导致计数值存在1sN的误差,由此,测量精度为:||1sssNNf(4)分析公式(4)可知,当测量时间一定时,测量的误差与被测信号的频率无关,本方案中实际取1.2s,200MHzsf,根据(4)可求得测量精度为:9611==4.17101.220010sf(5)由(5)式可知,当选取上述参数时,可较好满足频率测量的要求。而信号的周期与信号的频率满足关系式:1fT,因此可以通过频率直接得到信号的周期。2.2.2占空比与信号时间差的测量:时间间隔的测量可以通过如图3所示的鉴相电路将其变为频率与输入信号频率相等、占空比与输入时间差成正比的脉冲信号。。如果测得输入信号频率为xf,占空比为D,则时间差:xDtf(6)通过上述分析可知,时间间隔的测量可以转换为信号占空比的测量,因此着重分析信号占空比测量的方法。占空比的测量采用直接计数法,如图4所示,当待测信号的上升沿到来时,时基脉冲开始计数,当待测信号的下降沿到来时,时基脉冲结束计数。计数值为sN,时基脉冲的频率为sf,可以求得时间差为:sstNf。占空比:xDtf。同样,测量存在1的计数误差,误差大小为:||ssNN。题目中极限情况下要-4-求在5MHz、10%占空比时达到0.01。因此,由||0.01ssNN,可求得100sN。为在20ns时间内计数值大于100,时基脉冲频率需大于5GHz。可通过FPGA内部多个锁相环生成有一定相移的多路时钟信号构成等效的5GHz时钟。图4占空比测量波形图2.3提高仪器灵敏度的措施为提高仪器灵敏度,我们从硬件电路和软件两方面进行了如下改进:选用宽频带、上升及下降时间较短的比较器,同时可合理设置比较器的迟滞电压以提高频率计所能测量的最低电压。经过筛选,我们选用了4ns、150MHz的LT1715比较器,考虑到噪声的干扰以及输入幅度的要求,设置比较器的迟滞电压为3.5mV。信号输入至频率计所使用的同轴线不能太长,采用了30cm的同轴线,同时在输入端做好了阻抗匹配,这样就可以防止高频信号输入时产生反射。比较器输出至FPGA的线路也要尽可能短,我们将比较器模块通过10cm的同轴线连接到FPGA的IO口上。FPGA最小系统板上不同端口引脚的特性都不一样,通过测试,我们选取出了噪声较低、输出信号上升时间较短的引脚作为信号的输入引脚。此外,还可以选择高精度的同步相位检测法进行时间测量,或者将系统中普通有源晶振换成稳定度更高的恒温晶振等方法进一步提高仪器灵敏度。但由于时间限制,我们未能采用这些方法。三、电路与程序设计3.1输入电路模块设计LT1715比较器是一款4ns,150MHz的双通道比较器,带有独立的输入/输出电源。合理设置它的外部电路后,在输入有效值10mV~1V、频率1Hz~100MHz的正弦波的情况下,它可以稳定输出CMOS电平信号。该双通道比较器在100MHz信号输入时会互相干扰,故只采用其中一路通道,其电路图如图5所示:-5-图5LT1715电路图3.2FPGA电路模块设计采用EP4CE6E22C8NFPGA芯片实现对信号的采集,其电路框图如附录1所示。3.3单片机电路模块采用单片机STM32F103VCT6作为系统的主控芯片,实现对计数数据的处理及显示模块的控制,电路原理图如附录2所示。3.4程序设计将鉴相器输出信号送入FPGA进行信号测量,单片机STM32F103VC完成整个系统的控制,FPGA实现信号的采集,所有的测试结果可以通过NOKIA5110显示模块显示,整个软件系统的流程如图6所示,单片机和FPGA连接图如图7所示。图6系统流程图图7FPGA和单片机连接框图-6-四、测试方案与测试结果4.1测试仪器根据题目要求,所需要的测试仪器如下表1:表1测量仪器表序号仪器名称型号指标1双通道函数信号发生器DG41620~160MHz4.2测试方案根据题目要求,测试框图如图8所示图8测试框图4.2.1频率和周期测量信号源输出一路正弦波,在幅值一定的情况下,改变信号输出频率,对比测量值及真实值0f,分析得出测量精度,相对误差大小为010||=100%fff。4.2.2时间间隔测量信号源输出两路同频同幅值但有一定相位差的方波信号送给自制的频率计,在信号源输出信号幅值和频率一定的条件下,改变两路信号的相位差,对比分析得出测量精度,其相对误差大小为2100%dtf。4.2.3脉冲信号占空比测量信号源输出一路脉冲信号送给自制的频率计,在信号源输出信号幅值和频率一定的情况下,改变输出信号的占空比0D,对比分析得出测量精度,其相对误差为00||100%DDD。4.2.4数据刷新时间测量在本系统中单片机提供预设的闸门时间为1.2s,实际的闸门时间约为1.4s,数据在单片机中处理并送去显示所需要的时间约为几ms,总刷新时间不会超过双通道DDS函数信号发生器自制频率计-7-电压频率电压时间间隔时间间隔时间间隔电压电压1.5s。理论上1Hz的信号所需要的刷新时间是最多的,故在1Hz频率的情况下,通过秒表测量信号的刷新时间。4.3测试结果及分析4.3.1频率和周期测量测量数据如下表2所示:表2频率和周期测量表10mVrms50mVrms150mVrms500mVrms1Vrms1(Hz)0.99991000.99993011.00003050.99996041.000040050(KHz)50.00012050.00012450.00012050.00012250.000120100(MHz)100.00025100.00024100.00024100.00024100.00024120(MHz)120.00030120.00029120.00029120.00029120.00029由上表计算可以看出:被测信号在1Hz~120MHz、10mVrms~1Vrms内测得的精度可以达到10-4,并且在频率越高的情况下,精度可以达到10-6。4.3.2时间间隔测量测量数据如下表3、4、5所示:表3时间间隔测量表(Vin=100Hz)50mVpp500mVpp1Vpp1.00ms999.90us999.91us999.89us3.33ms3.333ms3.332ms3.331ms7.50ms7.499ms7.498ms7.495ms表4时间间隔测量表(Vin=500KHz)50mVpp500mVpp1Vpp200.0ns200.97ns200.98ns200.96ns666.6ns667.32ns667.64ns667.64ns1.500
本文标题:2015年全国大学生电子设计竞赛-F题(数字频率计)-全国一等奖-电子科技大学
链接地址:https://www.777doc.com/doc-6921712 .html