组合逻辑电路的设计实验报告

实验一组合逻辑电路的设计1.实验目的1，掌握组合逻辑电路的功能分析与测试2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。2.实验器材74LS00二输入四与非门74LS04六门反向器74LS10三输入三与非门74LS86二输入四异或门74LS73负沿触发JK触发器74LS74双D触发器3.实验内容1.设计舍入与检测的逻辑电路：1.输入：4位8421码,从0000-1001输入信号接4个开关，从开关输入。2.输出：当8421码=0101（5）时，有输出F1=1当8421码中1的个数是奇数时，有输出F2=1,电路框图2，设计一位全加/全减器如图所视：当s=1，时做减法运算，s=0时做加法运算。A,B,C分别表示减数，被减数，借位（加数，被加数，进位）4.实验步骤1.设计一个舍入与检测逻辑电路：做出真值表：作出卡诺图，并求出F1,F2根据F1F2的表达式做出电路图：按照电路图连接号电路，并且验证结果是否与设计相符。2,设计一位全加/全减器做出真值表：F1的卡诺图F1卡诺图：F2的卡诺图按照电路图连接号电路，并且验证结果是否与设计相符。5.实验体会通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。