您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 电子设计/PCB > 印刷电路板(PCB)供电网络 (PDN)设计方法
2009AlteraCorporation本应用手册不但概述了组成供电网络的各种元件,而且还介绍了PCB截止频率(FEFFECTIVE)在设计一款高效系统供电解决方案中的作用。此外,本应用手册还描述了一些PCB设计的权衡因素,同时介绍了您在电路板上组合多个电源轨时可以遵循的高级设计方法。引言您转到更小工艺尺寸时,电源电压会下降。这种电压下降有助于降低动态功耗。通过工艺改进,半导体厂商们正逐渐地提高器件密度。这便带来总电流需求的增加。这种需求的增长反过来又在供电方面形成诸多挑战,因为设计人员不得不满足日益苛刻的噪声要求来使器件正常运行。图1显示了当您从130nmStratix®I器件系列转到40nmStratixIV器件系列时,内核电源电压从1.5V降至0.9V的一个例子。由于器件密度的提高,从StratixI器件转到StratixIV器件带来总电流增加。StratixI器件系列的逻辑元件(LE)最大数目为79K,而StratixIV器件系列的LE最大数目为681K,增加了约8.6倍。图1、工艺尺寸变化带来的内核电压下降供电网络供电网络的目的是为芯片上的有源器件提供无噪电源和参考电压。与ASIC类似,现场可编程门阵列(FPGA)器件需要无噪电源,来满足其最大工作频率(fMAX)要求。图2显示了一个系统供电网络的简单表现形式。AN574:印刷电路板(PCB)供电网络(PDN)设计方法AN5742009AlteraCorporation图2、系统供电网络供电网络具有一个阻抗(ZPDN),其与稳压器模块(VRM)到FPGA的通路有关。特定电源轨上承受的噪声(电压纹波)大小与该阻抗(ZPDN)以及该电源轨相关的瞬变电流(ITRANSIENT)吸取成正比例关系。图3显示了ITRANSIENT的示意图。根据欧姆定律:VRIPPLE=ITRANSIENT*ZPDN图3、Itransient定义瞬变电流取决于具体应用并由开关信号模式决定。作为一名电路板设计人员,您无法控制该参数。您可以通过减小ZPDN的方法来降低电压纹波。ZPDN的PCB部分在您的控制范围内。您可以利用较好的电路板设计方法来优化该参数。为了确保电压纹波噪声不超出FPGA规范,ZPDN的设计必须满足目标阻抗ZTARGET的要求。ZTARGET是您设计PCB阻抗(ZPCB)大小的指导原则。您可以对ZTARGET进行如下定义:方程式1AN5742009AlteraCorporation其中:MaxTransientCurrent是瞬变电流,以总导出电流的百分比计。您可以使用PowerPlay功率分析仪或早期功率估算器来近似计算各种Altera®电源轨的总电流。纹波百分比是Altera规定的最大容许电压纹波。不同的电源轨,纹波百分比和最大瞬变电流值也不同。StratixIVGX器件系列的PDN工具提供了一个PCB去耦建议频率。该频率被称为FEFFECTIVE。后面章节将会介绍,在该频率以外设计PCB去耦不会带来系统PDN性能的提高。通过考虑PCB、封装和芯片寄生,PDN工具计算得到该频率。如欲了解StratixIVGX器件系列的建议设置,请参见《StratixIV器件供电网络(PDN)工具用户指南》。一款高效的PDN设计可最小化VRM和芯片之间的阻抗,从而使ZPDN达到或者低于ZTARGET。在某个宽带频率下,设计ZPDN低于ZTARGET的供电网络,并非在所有情况下都能实现。另外,从设计的角度来看,这样做的成本较高。您必须找出一些折中的办法,在成本和性能之间取得一个合理的平衡。第12页“PCB设计权衡因素”和第17页“多轨情况的设计权衡因素”分别介绍了一些设计的折中方法。PDN元件示意图AlteraPDN工具基于供电网络拓扑结构的集总等效模型表述。图4显示了该电路拓扑的示意图,其为工具建模的组成部分。PDN阻抗曲线图是从器件侧观测到的频率阻抗。图4、PDN拓扑示意图PCBPDN网络包含下列元件:稳压器模块(VRM)去耦电容电源/接地层传导(spreading)以及BGA过孔的寄生层电容AN5742009AlteraCorporation稳压器模块(VRM)就一级分析而言,您可以将VRM建模为一个串联电阻和电感,如图5所示。图5还绘制了其仿真频率响应情况。在约为50KHz的低频下,VRM具有较低的阻抗并且能够对FPGA的瞬时电流要求响应。在更高频率下,VRM阻抗主要为电感,从而使其不能满足瞬时电流要求。您可以从VRM厂商那里获得等效串联电阻(ESR)和等效串联电感(ESL)的值。图5、稳压器模块(VRM)示意图及频率响应去耦电容您可以将一个去耦电容建模为R、L和C的串联组合。R代表电容的等效串联电阻(ESR)L代表等效串联电感(ESL)C代表电容器的电容图6显示了电容器的频率响应。该电容器等效电路为一个RLC串联谐振电路。自谐振频率(SRF)取决于电路的L和C。该频率由电容器的材料和结构决定,如方程式2所示。方程式2AN5742009AlteraCorporation图6、电容示意图和频率响应您可以选择更小体积的电容器来最小化电容器的固有ESL。例如,相比更大体积的0.1nf电容器,相同介电材料和电容器结构(例如:0402、0603和0805等)条件下,一个0.1nf0201电容器具有更低的固有ESL。电容器的ESR以频率的函数变化。您必须在SRF时使用电阻,来代表使用集总RLC模型的电容器。SRF以上时,电容器阻抗取决于ESL,并且以频率的函数增加。该阻抗与电容器的值无关。电源接地层传导和BGA过孔寄生图7显示了传导和球栅阵列(BGA)过孔电感的示意图和等价表征。除在PCB上安装电容器相关的贴装电感以外,去耦电容器的有效性还取决于电容器负载时出现的传导电感。传导电感取决于设计,并以电源/接地层之间介电厚度(h)的函数变化。它由负载电容器的空间位置(d)决定。最小化介电厚度(h)可降低电容器位置敏感度,并让您可以远离负载安装电容器。除电源/接地层的传导电感以外,在到达FPGA器件以前,电流必须要流经BGA下方的过孔区域。在PDN工具中,BGA过孔相关电感被建模为BGA过孔电感。任何去耦电容器承受的总电感均为贴装电感、传导电感和BGA过孔电感的串联组合。图7、电容贴装、传导电感、BGA过孔电感示意图AN5742009AlteraCorporation层电容电源/接地夹层的分布电容大小取决于下列几个因素:层长度层宽度介电常量介电厚度利用一个平板电容器方程式,您可以近似计算电容的大小,如方程式3所示。图8显示了电源/接地夹层之间层电容的等价表征。方程式3图8、层电容示意图及频率响应封装与芯片寄生您可以将封装和芯片寄生以类似方式建模为各种PCB元件。片上电容(ODC)和封装上去耦(OPD)负责满足高频供电网络要求。当出现高频电流要求突发峰值时,芯片电容(随后是OPD电容器)通过提供电荷首先响应。一些Altera器件系列均采用OPD设计,例如:StratixIII和StratixIV。AN5742009AlteraCorporation定义PCBPDN截止频率设计供电网络时,Altera的器件专用PDN工具会基于您的PCB设计计算出一个唯一的频率目标。该频率在工具中被称为FEFFECTIVE,是在充分考虑了PCB、封装以及您在工具中所选择芯片的寄生计算得出的。FEFFECTIVE的作用包括:提供对封装/芯片接收(takeover)跃迁频率的指导。提供对PCB去耦有效频率范围进行相当准确的评估。选择超出FEFFECTIVE的SRF的去耦电容器,会导致PCB过设计,并且芯片的总阻抗性能也无改善。PCB去耦FEFFECTIVE由PDN工具计算得到的PCBPDN截止频率(FEFFECTIVE)取决于PCB的设计平衡方法。FEFFECTIVE对于OPD和非OPD封装的作用分析如下。非OPD情况图9显示了无封装上去耦电源轨的简单拓扑结构。图9、非OPD拓扑结构图10显示的是图9探针位置处芯片的阻抗情况。该仿真的探针点不同于BGA过孔探针位置。BGA过孔探针位置用于绘制没有FPGA器件条件下PDN工具中的ZEFF。用于生成图10所示波形的芯片(Rdie和Cdie)和封装(Lpkg)寄生并非基于Altera器件的特定电源轨。这些仿真均用于说明PDN设计概念。为了表明谐振频率对PCB电感变化的敏感度,假设存在一个低值封装电感(Lpkg)以及高芯片电容(Cdie)。产生图10中谐振频率(F1、F2和F3)的因为,PCB相关电容串联组合与片上电容封装的相互作用。您可以利用方程式4,计算得到该谐振频率。方程式4AN5742009AlteraCorporation图10、非OPD拓扑频率响应图10中,谐振频率F1的紫色波形(A)显示了Lpcb和Rpcb值为零时的Z曲线图。其代表一种“理想PCB”情况,其中PCB在器件和电源之间没有引入寄生。图10中,谐振频率F2的绿色波形(B)显示的是“低PCB寄生”情况。这种情况下,PCB拥有较低的寄生电感和电阻。该仿真假设,PCB电感为30ph,并且电阻很小。如图10所示,阻抗峰值转到左边(频率更低),同时峰值振幅增加。增加的PCB电阻使低频率时的Z曲线向上偏移。图10中,谐振频率F3的橙色波形(C)显示的是“高PCB寄生”情况,由于是非优化设计,其PCB拥有高寄生电感和电阻。该仿真假设,PCB电感为160ph,并且电阻相比“低PCB寄生”情况更高。阻抗峰值转移至更低频率(F3),同时峰值振幅更高。低频率下的Z曲线也更高。PCB电感的这种变化是由于您在设计过程中做出的设计折中引起的。封装上去耦(OPD)情况图11是封装上去耦电源轨的一般拓扑结构图11、OPD拓扑AN5742009AlteraCorporation图12显示了图11所示探针位置处芯片的阻抗情况。右边第二个峰值是由于芯片电容同芯片到OPD电容的串联电感的相互作用产生的。第一个峰值是由于OPD电容同PCB传导电感、BGA过孔以及OPD电容BGA球栅产生的串联电感的相互作用。第二个峰值对PCB的设计变化不敏感,它主要受FPGA片上电容和封装设计的影响。您无法控制该峰值的振幅和频率位置。然而,第一个峰值的位置及振幅是相关的,因为您可以通过改变PCB寄生和去耦来影响该峰值的位置和振幅。图12、OPD频率响应图12显示了三种情况的仿真波形:“理想PCB”的Z曲线—谐振频率F1的紫色波形(A)“低PCB寄生”的Z曲线—谐振频率F2的绿色波形(B)“高PCB寄生”的Z曲线—谐振频率F2的橙色波形(C)随着PCB电感的增加,首个谐振峰值的位置转移至左边(更低频率),同时峰值振幅也增加。使用方程式5,可以大致计算出这种频率变化。方程式5在PCB上设计供电网络时,您必须密切观察工具报告的FEFFECTIVE频率。如下例所示,通过增加一些具有FEFFECTIVE以外SRF的电容器来过度设计PCB,不但会带来额外的材料清单(BOM)成本,而且也不会提高性能。我们对两种设计(A和B)进行了研究。两种设计的所有参数均相同,但是B设计采用了更多高频电容器,它们的SRF位于曲线图的画圈位置。图13显示了两种设计的Z曲线图,其探针位于没有FPGA器件的BGA过孔位置。如曲线图所示,两种情况在低频率时看起来惊人的相同。高频率下,B设计(绿色曲线)阻抗比A设计(紫色曲线)的要低,这是因为增加了高频电容器。图13、BGA过孔位置的Z曲线图AN5742009AlteraCorporation图14、OPD系统Z曲线图图14所示曲线图是芯片的系统ZPROFILE。橙色曲线代表设计A的Z曲线图;蓝色曲线代表设计B的Z曲线图。如图14所示,OPD和ODC的出现屏蔽了PCB上高频电容器的效果。这表明,在AlteraPDN工具报告的PCB截止频率(FEFFECTIVE)以外增加PCB电容器,不会提高总系统PDN性能。图13还表明,高频PCB去耦电容器在高频下并不十分有效。PCB电容器的效果受PCB传导、BGA过孔和电容器贴
本文标题:印刷电路板(PCB)供电网络 (PDN)设计方法
链接地址:https://www.777doc.com/doc-6972222 .html