GaN氮化镓PCB布线

GaN氮化镓器件PCB布线•对于cascodestructure的氮化镓FET不需要特别的驱动•2Vthreshold(5Vfullon,0Vturnoff)•+/-18Vmax.gatevoltage•可采用通用的驱动即可完成0.5A驱动电流即可。ONsemi,TI,Silicon-labs…•PCB走线非常重要（因氮化镓是高速的器件）•与任一脚相连的线需要短距离和小的回路•驱动回路与功率回路分开（采用S封装FET）•需加去藕电容•对于硬开关的桥电路•紧凑的走线，特别是对上管（驱动到G极尽可能短）•门极无需电阻，相反加一个磁珠来代门电阻,且尽可能靠近GATE脚上管磁珠上管氮化镓FET上管驱动尽可能做到0距离,15mm.下管可适当长点，因下管是接真正地。如电路只有一只管，不是半桥类电路，同样驱动到GATE脚要做到0距离,15mm为宜。如BOOST电路，BUCK电路。1，从上图可看出氮化镓的开关速度很快，dv/dt超100v/nS.远超硅MOS.高的Di/Dt对PCB要求加大。2，氮化镓体内是有SI+GaN两FET组成。相互的连线必然存在一定的寄生电感.这些需要我们在布线的时候要尽可能地靠近以尽可能减少因走线带来的寄生参数GaN,SiFET在开通，关断速度对比(Layout上注意)布线注意:1,驱动与MOS的引脚距离要直,要短.(上管)2,氮化镓MOS,G,S,D,要注意.3,当有上,下管应用时,上管到驱动的距离要尽可能短,下管可稍长点.4,与MOS三个脚相连的器件走线要尽可能短.5,功率管两端尽可能要加去藕电容82nF两三个并放。近,且大面积铜为佳大面积以减小寄生电感与FET相连的三个脚，尽可能减少线路上的走线引起的寄生电感，即越短越好，相连的线用尽可能大的铜皮器件近可能靠近，让回路最小化针对氮化镓材料，不能放如下图中的G,S间的器件。当然放一个10K以上的电阻没有关系。其它不能放、因G极门阀电压较低以免引起误触发注意FerritebeadinserieswithgatefordecreasedringingDigikeyPartNo:MMZ1608Q121B(0603)orMMZ2012D121B(0805)磁珠80-120欧（100MHZ）尽可能靠近GATE脚，磁珠低频直通高频阻抗特性能揭制GATE脚的振荡及速度靠近MOS上管D及下管S间加上RC，稳定电路振荡C=10n-82n,R=10-20G,S间无须放任何器件，如果一定要放放电电阻，务必放在磁珠前面。去藕电容并接在母线400V大电解电容边,通常是几个0.01UF，或0.1UF组成,如下图C2,C3,C4,需将这几个电容移到GaN附近，最靠近的C加上RTPH3006PSX2TO-247建议加RC电路，因较长的引脚带来了寄生电感TO-247封装集成了门极电感。可不用。TO-220无需加同时也要外加解藕RC，接上管的D及下管的S。氮化镓背靠背设计最佳，回路将会最短。因氮化镓MOS速度很快,达6nS,所以接地线及管子的引线偏长会带来寄生电感的问题,易引起振荡.探头得改下,否则易因振荡而烧掉MOS下管去藕RC电路，尽可能靠近上下管上管与接地线相连测试Vgs波形，必须用最小环测试。测试Vds(下管时）可以直接测试。并联工作注意两管的对称性。去藕RC，减少振荡贴片，TO220无需RC吸收磁珠靠近G脚采用变压器驱动注意要点变压器驱动一定会带来原副边的藕合电容Cio,同时GAN器件非常大的Di/Dt,这样可能会引起振荡使管子误导通。解决的办法是尽可能选较小藕合电容的变压器。如左图，改变下绕制方式即可。Flyback电路建议因MOS下有一取样电阻将GAN的S电势抬高，在此电路中最好采负压驱动.如下图，可产生一个-4.7V及一+7.5V电压，以提高GAN的驱动稳定性