数字电子技术ch8

1河北工程大学信电学院数字电子技术2019/8/41第8章半导体存储器和可编程逻辑器件2河北工程大学信电学院数字电子技术2019/8/42一、概述半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。半导体存储器ROMEPROM快闪存储器PROME2PROM固定ROM（又称掩膜ROM）可编程ROMRAMSRAMDRAM按存取方式来分：3河北工程大学信电学院数字电子技术2019/8/43按制造工艺来分：半导体存储器双极型MOS型对存储器的操作通常分为两类：写——即把信息存入存储器的过程。读——即从存储器中取出信息的过程。两个重要技术指标：存储容量—存储器能存放二值信息的多少。单位是位或比特（bit）。1K=210=1024，1M=210K=220。存储时间—存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。4河北工程大学信电学院数字电子技术2019/8/44读写存储器又称随机存储器。读写存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称RAM。RAM按功能可分为静态、动态两类；RAM按所用器件又可分为双极型和MOS型两种。8.1随机存取存储器(RAM)5河北工程大学信电学院数字电子技术2019/8/458.1.1RAM的电路结构与工作原理1.RAM存储单元六管静态存储单元（行选择线）（列选择线）存储单元位线B位线BXiYiT5T3T1T6T4T2VDDVGGDDT7T8（数据线I/O）（数据线I/O）6河北工程大学信电学院数字电子技术2019/8/46＆＆≥1XiYiDIDoR/WG1G2G3T2T1T3T4T5CRVCC（行选择线）（列选择线）（读写控制端）写入刷新控制电路存储单元“读”位线“写”位线（数据输入）（数据输出）三管动态存储单元7河北工程大学信电学院数字电子技术2019/8/472、RAM的结构存储矩阵…读/写控制器地址译码器…地址码输入片选读/写控制输入/输出CSR/WI/O8河北工程大学信电学院数字电子技术2019/8/48列地址译码器行地址译码器A4A3A2A1A0A5A6A7X0X1X31Y0Y1Y7256(字)×4(位)RAM存储矩阵字单元256×4=1024=210=1K个基本存储单元8列32行基本单元（1）存储矩阵9河北工程大学信电学院数字电子技术2019/8/49（2）地址译码一元地址译码………D3D2D1D0W0W1W256译码器001110100111A0A1A710...0W110108线—256线缺点:n位地址输入的译码器,需要2n条输出线。1010二元地址译码Y0Y1Y15…A0A1A2A3X0X1X15行译码器A4A5A6A7…列译码器Dout4线—16线10...010…08位地址输入的地址译码器,只有32条输出线。10河北工程大学信电学院数字电子技术2019/8/41025(32)根行选择线10根地址线—2n(1024)个地址25(32)根列选择线1024个字排列成—3232矩阵当X0=1，Y0=1时，对0-0单元读(写)当X31=1，Y31=1时，对31-31单元读(写)[例]10241存储器矩阵11河北工程大学信电学院数字电子技术2019/8/411（3）输入输出控制电路在CS=0时：当R/W=0时G1和G2打开，G3处于高阻状态，写入数据；当R/W=1时G3打开，G1和G2处于高阻状态，读出数据。在CS=1时：G1、G2和G3处于高阻状态，不工作。&&I/ODDR/WCS1G2G3G4G5G12河北工程大学信电学院数字电子技术2019/8/412CSADD(地址)I/O输出数据读出单元的地址tRCtACStAA3.RAM的操作与定时读操作过程及时序图①欲读取单元的地址加到存储器的地址输入端；②加入有效的片选信号CS；④让片选信号CS无效，I/O端呈高阻状态，本次读出结束。③在R/W线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；地址存取时间读周期片选最小时间13河北工程大学信电学院数字电子技术2019/8/413写入单元的地址写入数据CSADDI/OtWCtWPtWRtAStDWtDHR/W写操作过程及时序图①欲读取单元的地址加到存储器的地址输入端；②加入有效的片选信号CS；④在R/W线上加低电平，进入写工作状态；⑤让片选信号CS无效，I/O端呈高阻状态，本次写入结束。③将待写入的数据加到I/O端；14河北工程大学信电学院数字电子技术2019/8/4148.1.2RAM容量的扩展(一)位扩展地址线、读/写控制线、片选线并联输入/输出线分开使用如：用8片10241位RAM扩展为10248位RAMI/O1024×1(0)A0A1…A9R/WCSI/O1024×1(1)A0A1…A9R/WCS…I/O1024×1(7)A0A1…A9R/WCS…A0A1..A9CSR/W00I0I1I7D0D710O0O1O7D0D715河北工程大学信电学院数字电子技术2019/8/415(二)字扩展16河北工程大学信电学院数字电子技术2019/8/4168.2只读存储器（ROM）分类掩模ROM可编程ROM（PROM—ProgrammableROM）可擦除可编程ROM（EPROM—ErasablePROM）说明:掩模ROMPROM生产过程中在掩模板控制下写入，内容固定，不能更改内容可由用户编好后写入，一经写入不能更改紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读EEPROM或E2PROM电擦除（几十毫秒）FlashMemory(快速存储器)17河北工程大学信电学院数字电子技术2019/8/4171.基本结构一、ROM的结构示意图地址输入数据输出01~AAn—n位地址01~DDb—b位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位18河北工程大学信电学院数字电子技术2019/8/4182.内部结构示意图存储单元数据输出字线位线地址译码器ROM存储容量=字线数位线数=2nb（位）地址输入0单元1单元i单元2n-1单元D0D1Db-1A0A1An-1W0W1WiW2n-119河北工程大学信电学院数字电子技术2019/8/4193.逻辑结构示意图(1)中大规模集成电路中门电路的简化画法连上且为硬连接，不能通过编程改变编程连接，可以通过编程将其断开断开DBAYABDCABDY&CBAYABCY≥1与门或门20河北工程大学信电学院数字电子技术2019/8/420AY=AY=AAZ=AY=AAYA1A1YA1YZ缓冲器同相输出反相输出互补输出21河北工程大学信电学院数字电子技术2019/8/421(2)逻辑结构示意图m0A0A1An-1m1mim2n-1译码器Z0(D0)……或门Z1(D1)……或门Zb-1(Db-1)……或门……2n个与门构成n位二进制译码器,输出2n个最小项。01210DmmmZni1101DmmmZi...112101b-ib-DmmmmZnn个输入变量b个输出函数或门阵列与门阵列22河北工程大学信电学院数字电子技术2019/8/422W0(m0)W2(m2)D0=W0+W2=m0+m2二、ROM的基本工作原理1.电路组成二极管或门二极管与门W0(m0)+VCC1A0A1A111A01VccEND3END2END1END0D3D2D1D0W0(m0)W1(m1)W2(m2)W3(m3)与门阵列(译码器)或门阵列(编码器)位线字线输出缓冲EN23河北工程大学信电学院数字电子技术2019/8/4232.工作原理输出信号的逻辑表达式0100AAmW0111AAmW0122AAmW0133AAmW0010120200AAAAAmmWWD013211AAWWWD103202AAWWWD0313AWWD1A111A01VccEND3END2END1END0D3D2D1D0W0(m0)W1(m1)W2(m2)W3(m3)与门阵列(译码器)或门阵列(编码器)位线输出缓冲EN字线字线：位线：24河北工程大学信电学院数字电子技术2019/8/424输出信号的真值表000110110101A1A0D3D2D1D01010011111103.功能说明(1)存储器(2)函数发生器地址存储数据输入变量01AA输出函数0123DDDD(3)译码编码字线编码0W0101101001111110A1A000011011输入变量输出函数1W2W3W25河北工程大学信电学院数字电子技术2019/8/425三、ROM应用举例及容量扩展1、ROM应用举例用ROM实现以下逻辑函数[例3.6.2]Y1=m(2,3,4,5,8,9,14,15）Y2=m(6,7,10,11,14,15）Y3=m(0,3,6,9,12,15）Y4=m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1译码器编码器26河北工程大学信电学院数字电子技术2019/8/4262、ROM容量扩展（1）存储容量存储器存储数据的能力，为存储器含存储单元的总位数。存储容量=字数位数字—word位—bit1k1:1024个字每个字1位存储容量1k1k4:1024个字每个字4位存储容量4k2568:256个字每个字8位存储容量2k64k16:64k个字每个字16位存储容量1024k（1M）（2）存储容量与地址位数的关系存储容量25648位地址256=284位数据输出存储容量8k88k=8210=21313位地址8位数据输出27河北工程大学信电学院数字电子技术2019/8/427（3）常用EPROM2764：27128：A0A128k8(64k)13位地址输入：8位数据输出：O0O7输出使能端OE1输出呈高阻0使能片选端CSROM工作（任意）ROM不工作输出呈高阻OE16k8(128k)16k=16210=21427256：32k8(256k)32k=32210=2152764VPPPGMA0A1A2A3A4A5A6A7A8A9A10A11A12CSOEO0O1O2O3O4O5O6O7VCCVIH(PGM)CSOE地址输出01其他常用的EPROM28河北工程大学信电学院数字电子技术2019/8/428（4）ROM容量的扩展地址总线8位数据总线16位数据总线D(7~0)D(15~8)8位→16位地址线合并（共用）输出使能端、片选端合并（共用）数据输出端分为高8位和低8位方法(a)字长的扩展（位扩展）：27256A0A14O7O0CSOE27256A0A14O7O0CSOECSOE29河北工程大学信电学院数字电子技术2019/8/429(b)字线的扩展（地址码的扩展—字扩展）两片4484：四片32k8432k8：15位地址输入140~AA增加两位地址1615AA经过2线-4线译码控制四个芯片的CSROM44位OECSA1A0D1D0D2D3ROM44位OECSA1A0D1D2D3D02A1增加一位地址A2（P283）30河北工程大学信电学院数字电子技术2019/8/430PLD：它的逻辑功能由用户通过对器件编程来设定。数字集成电路标准IC微处理器MPU专用集成电路ASIC（80年代）PLDPROM和EPROM可编程逻辑阵列PLA可编程阵列逻辑PAL通用阵列逻辑GALASICFPGA(现场可编程门阵列)8.3可编程逻辑器件(PLD)31河北工程大学信电学院数字电子技术2019/8/431AAA8.3可编程逻辑器件（PLD）8.3.1PLD的电路表示法互补输入缓冲器三态输出缓冲器硬线连接单元被编程连接单元被编程删除单元1.PLD的基本结构和连接方式与阵列或阵列32河北工程