数字电子技术基础_第三章逻辑门电路

富士康云端网络科技大学数字电子技术基础数字电子技术基础讲师：时间：富士康云端网络科技大学数字电子技术基础2教学参考书•《数字电子线路(第2版)》姜有根、郭晋阳电子工业出版社中等职业教育国家规划教材(适用中专、中职)•《数字电子技术基础(第2版)》杨志忠、卫桦林等高等教育出版社“十五”国家级规划教材(适用大专)•《数字电子技术基础(第5版)》阎石高等教育出版社面向21世纪课程教材(适用本科)富士康云端网络科技大学数字电子技术基础3第三章逻辑门电路1.教学目标：掌握二极管、三极管、MOS管静态开关特性，了解他们的动态开关特性；掌握常见的分立元件门电路和组合逻辑门电路，掌握TTL逻辑门的逻辑功能，了解其电气特性；掌握CMOS逻辑门的逻辑功能，了解其电气特性；了解TTL门和CMOS门使用的注意事项；2.教学重点：不同元器件的静态开关特性，分立元件门电路和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特性。3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时安排：第一节常见元器件的开关特性第二节基本逻辑门电路第三节TTL和CMOS集成逻辑门电路富士康云端网络科技大学数字电子技术基础4第一节常见元器件的开关特性逻辑门电路：用以实现基本逻辑运算和复合逻辑运算的电子电路。常用的逻辑门电路有：与门、或门、非门、与非门、或非门、同或门、异或门等，称为基本逻辑门电路。集成TTL门电路：由双极性晶体管组成，工作速度快，功耗大，集成度低集成CMOS门电路：由单极型MOS管组成，功耗低，集成度高，工作速度较慢富士康云端网络科技大学数字电子技术基础5第一节常见元器件的开关特性门电路(电子开关)满足一定条件时，电路允许信号通过开关接通。开门状态：关门状态：条件不满足时，电路信号通不过开关断开。富士康云端网络科技大学数字电子技术基础6第一节常见元器件的开关特性以TTL门电路为例：高电平范围2.4V~3.6V，标准高电平为3V；低电平范围0V~0.8V，标准低电平为0.3V。0.8V0V2.4V3.6V标准高电平3V标准低电平0.3VTTL门电路中的高、低电平构成的正逻辑示意图10数字电路中，不需要关注具体电压值，只需关注电平状态富士康云端网络科技大学数字电子技术基础7第一节常见元器件的开关特性各种门电路的输入和输出只有高电平和低电平两个不同的状态。高、低电平不是一个固定的数值，而是有一定的变化范围。正逻辑：1表示高电平，0表示低电平负逻辑：0表示高电平，1表示低电平如右图正逻辑表示：K开---VO输出高电平，对应“1”K合---VO输出低电平，对应“0”富士康云端网络科技大学数字电子技术基础8第一节常见元器件的开关特性数字集成电路绝大多数都是由双极型二极管、三极管或单极型场效应管组成。这些晶体管大部分工作在导通和截止状态，相当于开关的“接通”和“断开”，故门电路又称为电子开关。静态开关特性：什么条件下导通，什么条件下截止动态开关特性：导通与截止两种状态之间转换过程的特性开关特性富士康云端网络科技大学数字电子技术基础9第一节常见元器件的开关特性A、晶体二极管静态开关特性1.二极管的开关特性VON：门槛电压或称阈值电压、开启电压VD：导通电压降VD=0.7V视为硅二极管导通的条件（锗二极管0.3V）二极管正向导通时的等效电路富士康云端网络科技大学数字电子技术基础10第一节常见元器件的开关特性A、晶体二极管静态开关特性A.截止条件：vDVONB.实际：vD≤0，保证二极管可靠截止C.VZ：二极管的反向击穿电压二极管截止时的等效电路1.二极管的开关特性富士康云端网络科技大学数字电子技术基础11第一节常见元器件的开关特性B、二极管动态开关特性1.二极管的开关特性tre反向恢复时间：二极管从导通到截止所需时间。动态过程（过渡过程）：二极管导通和截止之间转换过程。富士康云端网络科技大学数字电子技术基础12第一节常见元器件的开关特性2.三极管的开关特性NPN型硅三极管开关电路及其特性A、晶体三极管静态开关特性三极管具有饱和、放大和截止三种工作状态，在数字电路中，主要工作于饱和和截止状态。富士康云端网络科技大学数字电子技术基础13第一节常见元器件的开关特性2.三极管的开关特性A、晶体三极管静态开关特性富士康云端网络科技大学数字电子技术基础14第一节常见元器件的开关特性2.三极管的开关特性B、晶体三极管动态开关特性td----延迟时间(Delaytime)，为从输入信号正跃变瞬间到iC上升到0.1ICmax所需的时间。tr----上升时间(Risetime)，是集电极电流iC从0.1ICmax上升到0.9ICmax所需的时间。ton=td+tr开通时间ton:为从输入信号正跃变瞬间到iC上升到最大值ICmax的90％所经历的时间。富士康云端网络科技大学数字电子技术基础15第一节常见元器件的开关特性2.三极管的开关特性B、晶体三极管动态开关特性ts--存储时间(Storagetime)：从输入信号的负跃变瞬间到iC下降到0.9ICmax所需的时间。tf--下降时间(Falltime)：从0.9ICmax下降到0.1ICmax所需的时间。toff=ts+tf关断时间toff：从输入信号负跃变的瞬间，到iC下降到0.1ICmax所经历的时间。富士康云端网络科技大学数字电子技术基础16第一节常见元器件的开关特性2.三极管的开关特性B、晶体三极管动态开关特性ton和toff一般约在几十纳秒（ns=10-9s）范围。通常都有toffton，而且tstf。ts的大小是影响三极管速度的最主要因素，要提高三极管的开关速度就要设法缩短ton与toff，特别是要缩短ts。富士康云端网络科技大学数字电子技术基础17第一节常见元器件的开关特性3.MOS管的开关特性A、MOS管静态开关特性在数字电路中，MOS管也是作为开关元件使用，一般采用增强型的MOS管组成开关电路，并由栅源电压uGS控制MOS管的导通和截止。(右图为增强型N沟型MOS管)当UGSUGS(th)门限电压时，NMOS管截止，漏极电流iD=0,输出uo=VDD，这时，NMOS相当于开关断开；当UGSUGS(th)门限电压时，NMOS管导通，其导通电阻为RD，如果RDRON,则uo≈0V，这是NMOS管相当于开关接通。富士康云端网络科技大学数字电子技术基础18第一节常见元器件的开关特性3.MOS管的开关特性B、MOS管动态开关特性设输入ui的低电平为0V，高电平为VDD当输入ui由低电平0V正跃到高电平VDD时，NMOS管需经过ton才能由截止转为导通；当输入ui由高电平VDD负跃到低电平0V时，NMOS管需经过toff才能由导通转为截止；MOS管输出总是滞后于输入，响应较慢。富士康云端网络科技大学数字电子技术基础19第二节基本逻辑门电路1.二极管与门、或门A.与门电路LAB+VDD3kΩ（+5V）RCC21&ABL=A·B富士康云端网络科技大学数字电子技术基础20第二节基本逻辑门电路1.二极管与门、或门B.或门电路ABLDD12R3kΩABL=A+B≥1富士康云端网络科技大学数字电子技术基础21第二节基本逻辑门电路2.三极管非门+VALT123RRbCCC（+5V）因非门输入信号与输出信号正好相反，故非门又称反相器富士康云端网络科技大学数字电子技术基础22第二节基本逻辑门电路3.与非门、或非门BAYABY富士康云端网络科技大学数字电子技术基础23第三节TTL和CMOS集成逻辑门电路1.TTL集成逻辑门电路TTL集成逻辑门电路：输入级和输出级都为晶体三极管，所以称为晶体管-晶体管逻辑门电路，英文简写为TTL。与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL（二极管构成）、TTL(晶体管构成)、MOS(场效应管构成)管集成门电路，本节举例介绍TTL和MOS管构成的集成逻辑门电路。富士康云端网络科技大学数字电子技术基础24第三节TTL和CMOS集成逻辑门电路1.TTL集成逻辑门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号富士康云端网络科技大学数字电子技术基础25第三节TTL和CMOS集成逻辑门电路1.TTL集成逻辑门电路0.3V3.6V3.6V1V3.6V5V富士康云端网络科技大学数字电子技术基础26第三节TTL和CMOS集成逻辑门电路1.TTL集成逻辑门电路3.6V3.6V2.1V0.3V3.6V富士康云端网络科技大学数字电子技术基础27第三节TTL和CMOS集成逻辑门电路1.TTL集成逻辑门电路富士康云端网络科技大学数字电子技术基础28第三节TTL和CMOS集成逻辑门电路2.集电极开路TTL“与非”门(OC门)集电极开路OC门与的优点：1.输出端能并联使用(线与)2.满足对不同高电平输出富士康云端网络科技大学数字电子技术基础29第三节TTL和CMOS集成逻辑门电路2.集电极开路TTL“与非”门(OC门)(1).OC门的输出端并联，实现线与功能。RL为外接负载电阻。Y1Y2Y000010100111Y1=ABY2=CDCDABCDABYYY21富士康云端网络科技大学数字电子技术基础30第三节TTL和CMOS集成逻辑门电路2.集电极开路TTL“与非”门(OC门)（2）用OC门实现电平转换，改变RL的电阻阻值，可以改变输出高电平电压富士康云端网络科技大学数字电子技术基础31第三节TTL和CMOS集成逻辑门电路3.三态输出门(TS门)三态门：增加了控制输入端（Enable），一般用E或者EN表示，有的书中又称为使能端。富士康云端网络科技大学数字电子技术基础32第三节TTL和CMOS集成逻辑门电路3.三态输出门(TS门)高电平有效用“▽”表示输出为三态。低电平有效富士康云端网络科技大学数字电子技术基础33第三节TTL和CMOS集成逻辑门电路3.三态输出门(TS门)三态门电路的输出有三种状态：高电平、低电平、高阻态。何为高阻状态？悬空、悬浮状态，又称为禁止状态测电阻为∞，故称为高阻状态测电压为0V，但不是接地因为悬空，所以测其电流为0A富士康云端网络科技大学数字电子技术基础34第三节TTL和CMOS集成逻辑门电路3.三态输出门(TS门)三态门实现总线传输各三态门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平，就可实现总线传输。富士康云端网络科技大学数字电子技术基础35第三节TTL和CMOS集成逻辑门电路4.CMOS反相器COMS逻辑门是互补-金属-氧化物-半导体场效应管门电路的简称。具备微功耗，抗干扰能力强的优点。以下为CMOS反相器的工作原理图：富士康云端网络科技大学数字电子技术基础36第三节TTL和CMOS集成逻辑门电路类别电源闲置输入端输出端的连接CMOS1.电源极性不可接反，否则会永久损坏短路1.闲置端不许悬空，不宜与输入端并联1.输出端不许接电源或接地2.电源电压越高，抗干扰能越强，但不能超过18V2.与门、与非门闲置端接高电平2.可并联相同的输入或输出端，提高驱动能力3.或门、或非门闲置端接地或低电平3.输出端接大电容时，需加限流电阻TTL1.为防止动态尖峰电流或脉冲电流造成干扰，需对电源进行滤波1.与非门可直接接电源电压，干扰小的情况下可剪断或悬空1.输出端不许并联使用2.电源电压取值不得超过上限或下限2.可将闲置输入端和有用输入端并联使用2.不许直接接地或电源3.或门、或非门闲置端接地或低电平4.或非门、与或非门闲置输入端接地5.TTL和CMOS集成逻辑门电路使用注意事项富士康云端网络科技大学数字电子技术基础37本章小结1.逻辑门电路：用以实现基本逻辑运算和复合逻辑运算的电子电路2.常用