数字电子技术课程设计篮球比赛30s计时器

班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器1一、设计目的1．培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力2．学习较复杂的电子系统设计的一般方法，了解和掌握模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。3．运行基本技术训练，如基本仪器仪表的使用，产业元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。4．培养学生的创新能力。二、设计要求1．30秒计时器具有显示30秒的计时功能。2．系统设置外部操作开关，控制计时器的直接置数、清零、启动、和暂停功能。3．计时器为30秒递减计时时，其计时间隔为1秒。4．当计时器递减计时到零时，数码显示器不能灭灯，LED变亮报警。三、总体设计本实验的核心部分是要设计一个30s计数器，并且对计数结果进行实时显示，同时要实现设计任务中提到的各种控制要求，因此该系统包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路(简称控制电路)和报警电路等5个部分构成。其中，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示30s字样；当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。系统设计框图如图下图所示。班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器2图1四、单元电路设计1、译码显示电路用发光二极管（LED）组成字型来来显示数字。这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成7段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成7段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”因此在本次的设计中我们采用了常用的74LS48。在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成，如下图所示。下面对显示器和译码驱动器分别进行介绍。图2数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可，如辉光放电管、边光显示管等。第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。第驱动器显示器译码器计数器脉冲发射器计时器译码器LED显示清零置数暂停/继续班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器3三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。数字显示方式目前以分段式应用最普遍，下图表示七段式数字显示器利用不同发光段组合方式，显示0～15等阿拉伯数字。在实际应用中，10～15并不采用，而是用2位数字显示器进行显示。图3显示器如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。74LS48为4线－七段译码器/驱动器（BCD输入，有上拉电阻），其输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出0－15时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。当BI为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya－Yg为低电平，脉冲消隐输出（RBO）也变为低电平。当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。引出端符号：A-D译码地址输入端BI/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT灯测试输入端（低电平有效）RBI脉冲消隐输入端（低电平有效）a-g段输出班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器4图474LS482、脉冲产生电路（555定时器）555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。NE555为8脚时基集成电路，各脚主要功能（集成块图在下面）1地GND2触发3输出4复位5控制电压6门限(阈值)7放电8电源电压Vcc（1）用555定时器构成多谐振荡器：用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电。如此循环,振荡不停,电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲,其波形如图(b)所示。图584765553215R1R2ucC+VDDuo0.01µFtuo0tw2tw1tuc0CCV32CCV31T（a）（b）班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器5输出信号uO的脉宽tW1、tW2、周期T的计算公式如下:tW1＝0.7(R1＋R2)CtW2＝0.7R2CT＝tW1＋tW2＝0.7(R1＋2R2)(2)用555定时器构成施密特触发器：用555定时器构成的施密特触发器如图(a)所示。将2管脚和6管脚连在一起作为信号输入端即可。在输入端外接三角波ui,当ui上升到2VCC/3时,输出uO从高电平翻转为低电平；当ui下降到VCC/3时,输出uO从低电平翻转为高电平。施密特触发器将输入的三角波整形为矩形波输出。电路的工作波形如图(b)所示。回差电压电压△u＝32VCC－31VCC＝31VCC如图所示：图6（3）用555定时器构成单稳态触发器：用555定时器构成单稳态触发器电路如图(a)所示。R、C是定时元件。输入脉冲信号ui加于2管脚。输入触发信号ui的有效电平是低电平,当ui处于高电平时,放电端D导通,uC和uO均为低电平,电路为稳态。当输入触发信号ui的下降沿到来时刻,2管脚电位瞬间低于VCC/3,使输出uO变为高电平,放电端D截止,电源VCC通过电阻R向电容器C充电,使uC按指数规律上升,电路为暂稳态。当uC上升到2VCC/3时,使输出uO变为低电平,D端导通,电容器C经D端迅速放电,暂态结束,自动恢复到稳态,为下一个触发脉冲的到来作好准备。波形图如(b)所示。tuo0tui0ccV32DDV32ccV31（b）84621+VCCuiuo（a）555班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器6图7输出脉宽tW是暂稳态的持续时间为tW＝1.1RC此电路要求输入信号的负脉冲宽度一定要小于tW3、计数电路（74LS192）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。74LS192为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态；计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联84765553215R+VccucCuo0.01µFui（a）tui0tuc0ccV32tuo0tWccV31（b）班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器7图874LS192引出端符号TCD错位输出端（低电平有效）TCU进位输出端（低电平有效）CPD减计数时钟输入端（上升沿有效）CPU加计数时钟输入端（上升沿有效）MR异步清除端P0～P3并行数据输入端PL异步并行置入控制端（低电平有效）Q0～Q3输出端4、控制电路（清零、置数、暂停、报警）当计数器74LS192的清零端CLR=1有效时，即可实现对电路进行清零；而当清零端无效，置数端LOAD=0有效时，即可实现对电路的置数；通过接一与非门对555脉冲发生器输出端的脉冲信号进行控制，即可实现对整个电路进行暂停计时，为减小开关按键产生的机械抖动对计时电路的影响，应接一RS锁存器；当计时器74LS193的借位输出端有效时，即可实现报警。班级：通信XXX姓名：XX学号：XX课题：篮球竞赛30s定时器8五、总体电路图BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g14U?74LS48BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g14U?74LS48CLR14UP5DWN4LD11CO12BO13A15QA3B1QB2C10QC6D9QD7U?74LS192(1)CLR14UP5DWN4LD11CO12BO13A15QA3B1QB2C10QC6D9QD7U?74LS192(2)1234567abcdefg8dp9GNDabfcgdedpDS?AMBERCC1234567abcdefg8dp9GNDabfcgdedpDS?AMBERCC231U?A74LS02231U?A74LS02231U?A74LS02TRIG2OUT34CVOLT5THOLD6DISCHG781RESETVCCGNDU?555TRIG2OUT34CVOLT5THOLD6DISCHG781RESETVCCGNDU?55512U?A74LS048910U?C74LS00111213U?D74LS00123U?A74LS00456U?B74LS00121312U?A74LS113456U?B74LS11R610KR710KR940K+5R151KR247KR35KR45KR51KLS?SPEAKERS?SW3S?SW4S?SW5S?SW6C10uFC?0.1uFC20.01uFS?SW2+12D?LED+12R810K+5C4100uFS?SW1+5+5R141K+5+5图9六、设计总结在本次的课程设计中通过自己选题