计算机组成原理期末考试试卷及答案(2)

计算机组成原理期末考试试卷（2）一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．通用寄存器属于__A__部分。A．运算器B．控制器C．存储器D．I/O接口2．关于数据表示和编码，下列说法正确的是____。A.奇偶校验码是一种功能很强的检错纠错码B.在计算机中用无符号数来表示内存地址C.原码、补码和移码的符号编码规则相同D.用拼音从键盘上敲入汉字时，使用的拼音码是汉字的字模码3．若x补=0.1101010，则x原=__D__。A．1.0010101B．1.0010110C．0.0010110D．0.11010104．在cache的下列映射方式中，无需考虑替换策略的是D____。A.全相联映射B.组相联映射C.段相联映射D.直接映射5．以下四种类型的二地址指令中，执行时间最短的是_R___。A.RR型B.RS型C.SS型D.SR型6．下列关于立即寻址方式操作数所在位置的说法正确的是A____。A.操作数在指令中B.操作数在寄存器中C.操作数地址在寄存器D.操作数地址（主存）在指令中7．微程序控制器中，机器指令与微指令的关系是__C__。A．每一条机器指令由一条微指令来执行B．一段机器指令组成的程序可由一条微指令来执行C．每一条机器指令由一段用微指令编成的微程序来解释执行D．一条微指令由若干条机器指令组成8．下面有关总线的叙述，正确的是__A__。A.单总线结构中，访存和访问外设主要是通过地址来区分的B.对电路故障最敏感的仲裁方式是独立请求方式C.系统总线连接CPU和内存，而PCI总线则连接各种低速I/O设备D.同步定时适用于各功能模块存取时间相差很大的情况9．若磁盘的转速提高一倍，则__C__。A．平均存取时间减半B．平均找道时间减半C．平均等待时间减半D．存储密度可以提高一倍10．为了便于实现多级中断，保存现场信息最有效的方法是采用_B___。A.通用寄存器B.堆栈C.存储器D.外存二．填空题（下列每小题2分，共20分）1．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级组成。2．有一字长为64位的浮点数，符号位1位；阶码11位，用移码表示；尾数52位，用补码表示，则它所能表示的最小规格化负数为。3．某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为。4．在相对寻址方式中，操作数的有效地址等于的内容加上指令中的形式地址D。5．不同的计算机有不同的指令系统，“RISC”表示的意思是。6．某CPU微程序控制器控存容量为512×20位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为和_位。7．CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个CPU周期来表示，而后者又包含有若干个时钟周期。8．总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传输的公共通路。9．菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率就越底。10．DMA采用三种传送方式：即：停止CPU访问内存方式、周期挪用方式和DMA和CPU交替访存方式。三．计算题（共27分）1．（9分）已知X=0.1001和Y=－0.1111,用变形补码计算X+Y和X-Y,同时指出运算结果是否溢出。2．（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。3．（9分）某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比。四．问答题（共12分）1．（6分）冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？2．（6分）计算机浮点加减运算的基本步骤。五．综合题（共21分）1．（12分）有一个具有20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问1）该存储器能存储多少个字节的信息？2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？3）画出该存储器的组成逻辑框图。2．（9分）指出下面程序中是否有数据相关？如果有请指出是何种数据相关，并作简要说明。1）I1SUBR1，R2，R3；（R2）-（R3）→R1I2ADDR5，R4，R1；（R4）+（R1）→R52）I3MULR3，R1，R2；（R1）×（R2）→R3I4ADDR3，R1，R2；（R1）+（R2）→R33）I5STOA，R1；R1→M（A），M（A）是存储器单元I6ADDR4，R3，R2；（R2）+（R3）→R44）I7LADR1，B；M（B）→R1，M（B）是存储器单元I8MULR1，R2，R3；（R2）×（R3）→R1六．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）12345678910ABDDAACACB七．填空题（下列每小题2分，共28分）1．_微程序设计级__，__操作系统级__2．_____）（1*21210__3．_______350ns_______4．______PC____5．___精简指令系统计算机___6．_____2________，_____9________7．__指令周期______，___CPU周期_____8．___系统功能部件_____，____数据传送____9．__小______10．_停止CPU访问内存__，__DMA与CPU交替访内__八．计算题（共27分）1．解：x=0.1001y=－0.1111[X]补＝00.1001,[Y]补＝11.0001,[-Y]补＝00.1111[X+Y]补＝00.1001+11.0001＝11.1010无溢出X+Y＝-0.0110[X-Y]补＝00.1001+00.1111＝01.1000溢出X-Y＝+1.100012．（1）95%，（2）60ns3．流水线的时钟周期T=max{120，80，90，100，60}=120ns加速比C=（40×5）/（5+40-1）=50/11九．问答题（共12分）1．解：冯.诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。2．解：计算机浮点加减运算的基本步骤分为：1.0操作数的检查；2.比较阶码大小并完成对阶；3.尾数进行加或减运算；4.结果规格化并进行舍入处理。十．分析题（共21分）1．解：（1）∵220=1M，∴该存储器能存储的信息为：1M×32/8=4MB。（2）（1024K/256K）×（32/8）=16（片）；1024K/256K=4，故需要2位地址作为芯片选择。（3）该存储器的组成逻辑框图为：2．解：第（1）组指令中，I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生写后读（RAW）相关。第（2）组指令中，如果I4指令的加法运算完成时间早于I3指令的乘法运算时间，变成指令I4在指令I3写入前就写入R3，导致R3的内容错误，发生写后写（WAW）相关。第（3）组指令中，I7指令和I8指令没有涉及到相同的寄存器，所以没有发生数据相关。第（4）组指令中，I7指令和I8指令都要写入R1，发生了写后写（WAW）相关。只要I8的完成在I7之后，就不会出错。