模拟电子电路组合逻辑电路2

组合逻辑电路数字电子技术第十三讲组合逻辑电路第6章组合逻辑电路组合逻辑电路中的竞争冒险加法器和数值比较器数据选择器与数据分配器小结组合逻辑电路主要要求：理解数据选择器和数据分配器的作用。理解常用数据选择器的逻辑功能及其使用。掌握用数据选择器实现组合逻辑电路的方法。6.5数据选择器和数据分配器组合逻辑电路D0YD1D2D34选1数据选择器工作示意图A1A0一、数据选择器和数据分配器的作用数据选择器:根据地址码的要求，从多路输入信号中选择其中一路输出的电路.又称多路选择器(Multiplexer，简称MUX)或多路开关。多路输入一路输出地址码输入10Y=D1D1常用2选1、4选1、8选1和16选1等数据选择器。数据选择器的输入信号个数N与地址码个数n的关系为N=2n组合逻辑电路数据分配器:根据地址码的要求，将一路数据分配到指定输出通道上去的电路。Demultiplexer，简称DMUXY0DY1Y2Y34路数据分配器工作示意图A1A0一路输入多路输出地址码输入10Y1=DD组合逻辑电路二、数据选择器的逻辑功能及其使用1.8选1数据选择器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图8路数据输入端地址信号输入端互补输出端使能端，低电平有效4选1数据选择器电路与工作原理动画演示实物图片组合逻辑电路CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图ST=1时禁止数据选择器工作ST=0时，数据选择器工作。选择哪一路信号输出由地址码决定。8选1数据选择器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入组合逻辑电路因为若A2A1A0=000，则因为若A2A1A0=010，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入CT74LS151输出函数表达式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7组合逻辑电路2.双4选1数据选择器CC14539CC145391STA1A01D01D31D21D11ST1Y2Y双4选1数据选择器CC14539逻辑功能示意图2D02D32D22D12ST2ST两个数据选择器的公共地址输入端。数据选择器1的输出数据选择器1的数据输入、使能输入。数据选择器2的数据输入、使能输入。数据选择器2的输出内含两个相同的4选1数据选择器。组合逻辑电路1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0000××××××11Y1D01D11D21D3A0A11ST输出输入CC14539数据选择器1真值表1D01D11D21D31ST使能端低电平有效1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0001D01D11D21D30××××××1数据选择器2的逻辑功能同理。1ST=1时，禁止数据选择器工作，输出1Y=0。1ST=0时，数据选择器工作。输出哪一路数据由地址码A1A0决定。组合逻辑电路CC14539数据选择器输出函数式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3=m02D0+m12D1+m22D2+m32D3组合逻辑电路三、用数据选择器实现组合逻辑函数由于数据选择器在输入数据全部为1时，输出为地址输入变量全体最小项的和。例如4选1数据选择器的输出Y=m0D0+m1D1+m2D2+m3D3当D0=D1=D2=D3=1时，Y=m0+m1+m2+m3。当D0~D3为0、1的不同组合时，Y可输出不同的最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地址输入端。因此用数据选择器可实现任何组合逻辑函数。组合逻辑电路CT74LS151有A2、A1、A0三个地址输入端，正好用以输入三变量A、B、C。[例]试用数据选择器实现函数Y=AB+AC+BC。该题可用代数法或卡诺图法求解。Y为三变量函数，故选用8选1数据选择器，现选用CT74LS151。代数法求解解：(2)写出逻辑函数的最小项表达式Y=AB+AC+BC=ABC+ABC+ABC+ABC(3)写出数据选择器的输出表达式Y′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比较Y和Y′两式中最小项的对应关系(1)选择数据选择器令A=A2，B=A1，C=A0则Y′=ABCD0+ABCD1+ABCD2+ABCD3+ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+++为使Y=Y′，应令D0=D1=D2=D4=0D3=D5=D6=D7=1组合逻辑电路(5)画连线图CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYY′ABC1即可得输出函数D0D2D1D4D7D6D5D31组合逻辑电路(1)选择数据选择器选用CT74LS151(2)画出Y和数据选择器输出Y的卡诺图(3)比较逻辑函数Y和Y的卡诺图设Y=Y、A=A2、B=A1、C=A0对比两张卡诺图后得D0=D1=D2=D4=0D3=D5=D6=D7=1(4)画连线图ABC010001111011110000Y的卡诺图A2A1A00100011110D6D7D5D3D0D1D2D4Y′的卡诺图1111D6D7D5D3卡诺图法求解解：与代数法所得图相同组合逻辑电路主要要求：理解加法器的逻辑功能及应用。了解数值比较器的作用。6.6加法器和数值比较器组合逻辑电路一、加法器(一)加法器基本单元半加器HalfAdder，简称HA。它只将两个1位二进制数相加，而不考虑低位来的进位。1011010101100000CiSiBiAi输出输入AiBiSiCiCO∑ABCBABABAS组合逻辑电路全加器FullAdder，简称FA。能将本位的两个二进制数和邻低位来的进位数进行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入AiBiSiCiCO∑CICi-11iiiiCBASiiiiiiBACBAC1)(组合逻辑电路(二)多位加法器实现多位加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。串行进位加法器超前进位加法器组合逻辑电路串行进位加法器举例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO依次加到相邻高位的进位输入端CI。相加结果读数为C3S3S2S1S0和数进位数组合逻辑电路超前进位加法器举例：CT74LS283相加结果读数为C3S3S2S1S04位二进制加数B输入端4位二进制加数A输入端低位片进位输入端本位和输出端向高位片的进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283逻辑符号组合逻辑电路二、数值比较器DigitalComparator，又称数字比较器。用于比较两个数的大小。(一)1位数值比较器输入输出ABY(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB)Y(A=B)Y(AB)BAABBABAYBABAYBAAAY=+=)=(=)(=)(组合逻辑电路(二)多位数值比较器可利用1位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。例如比较A=A3A2A1A0和B=B3B2B1B0的大小：若A3B3，则AB；若A3B3，则AB；若A3=B3，则需比较次高位。若次高位A2B2，则AB；若A2B2，则AB；若A2=B2，则再去比较更低位。依次类推，直至最低位比较结束。组合逻辑电路主要要求：了解竞争冒险现象及其产生的原因和消除措施。6.7组合逻辑电路中的竞争冒险组合逻辑电路一、竞争冒险现象及其危害当信号通过导线和门电路时，将产生时间延迟。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。可能导致错误动作组合逻辑电路二、竞争冒险的产生原因及消除方法负尖峰脉冲冒险举例可见，在组合逻辑电路中，当一个门电路(如G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例G2G1AYY=A+AA理想考虑门延时AY11AY1tpdG2G1AYY=A·AA理想考虑门延时Y0AAY1tpd组合逻辑电路由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。1.加封锁脉冲2.加选通脉冲3.修改逻辑设计4.接入滤波电容消除冒险的方法：组合逻辑电路本章小结数据选择器的作用是根据地址码的要求，从多路输入信号中选择其中一路输出。数据分配器的作用是根据地址码的要求，将一路数据分配到指定输出通道上去。加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。组合逻辑电路数值比较器用于比较两个二进制数的大小。以MSI组件为基本单元的电路设计，其最简含义是：MSI组件个数最少，品种最少，组件之间的连线最少。以逻辑门为基本单元的电路设计，其最简含义是：逻辑门数目最少，且各个逻辑门输入端的数目和电路的级数也最少，没有竟争冒险。用于实现组合逻辑电路的MSI组件主要有译码器和数据选择器。组合逻辑电路编码器、译码器、数据选择器、数据分配器、数值比较器和加法器等是常用的MSI组合逻辑部件，学习时应重点掌握其逻辑功能及应用。