Multisim做的数字时钟!完美运行

电子技术课程设计报告班级电信工程1101姓名学号指导教师2014年1月1所选课题：数字时钟一．设计要求多功能数字钟：能够准确显示时、分、秒时间，具有校时功能和闹钟功能。要实现校时功能需要分别针对时分秒的校时电路，要实现1Hz的秒钟计数需要时钟振荡电路，所以数字钟电路一般由数码显示器、计数器、时钟振荡器和校时电路等几个部分组成。二．设计思路及电路原理图数字时钟的总电路图如下所示：数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS192D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，2小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。闹钟由16个异或门，16个非门，2个8端与门，1个2端与门，1个灯泡组成。电路原理框图如下：脉冲形成电路由555计时器组成的振荡电路。考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，所以参数可以确定为：C1=10uF，C2=100nF，R1=45Ω，R2=50Ω（以上设置在实际仿真的时候速度过慢，故在实际仿真中)脉冲形成电路如下:3分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。分频电路如下所示：在数字时钟电路中，分与秒的计数电路是分别由两个74LS192D组成的60进制的计数电路实现的。在下图中，U4（U10）是十进制计数器，U4（U10）的CO作为十进制的进位信号。74LS192D计数器是十进制异步可逆计数器，用反馈归零的方法实现十进制计数，U3（U9）和与门非门构成六进制，其中与门输出进位信号和时及分的十位的清零信号。4在数字时钟电路中，小时的计数电路是由两个74LS192D组成的24进制的计数电路实现的。如下图所示，计数电路由U16和U17两部分组成。当“时”的个位U17计数为4，U16计数为2时，两片74LS92D置零，从而构成24进制计数。5时间校正电路由两个轻触按键与两个或门组成。轻触按键控制校“时”和“分”的脉冲是否直接接入CLK端。校时信号和进位信号互为或逻辑，互不影响。时间校正电路图如下所示6闹钟电路的构成较为复杂。其设置方式和校时电路相同。闹钟工作的逻辑应该为：设置的“时分”与运行的“时分”相等时工作。对应于我所选用的74LS192D计数器，闹钟设置电路需和运行电路的“时分”的个位十位计数器，分别按位同或。7三．电路的测试经测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能，而且能够成功的对所设计的时钟进行调时，并设置闹钟。仿真结果图：8四．电路分析与评价所设计的时钟电路工作时由555振荡器产生频率为1000HZ的脉冲，经分频电路分频得到频率为1HZ的脉冲，脉冲输入计数电路后将相应数字显示到数字显示器上即所要显示的时间。经电路测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能，而且能够成功的对所设计的时钟进行调时和闹钟，达到了设计的要求。电路的不足之处在于实际仿真过程中数字的变化速度比理论值要慢，所以调试后的电路很难达到秒计数器变化速度为标准的一秒钟。存在问题的问题是，由于闹钟在设计时只考虑时和分的同或关系，未考虑秒，亦未设置复位操作，故闹钟工作时必须“响”一分钟。