阻抗匹配与差分线设计

阻抗匹配差分线设计差分线的基本概念差分信号的阻抗分析与计算差分信号设计中存在的问题及其解决方案阻抗匹配与差分线设计阻抗匹配阻抗的定义传输线的特性阻抗是微分线段的特性阻抗。特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。一个传输线的微分线段可以用等效电路描述如下：图1传输线阻抗等效电路阻抗匹配传输线的等效电路是由无数个微分线段的等效电路串联。这是在无损耗条件下描述的，电阻上热损耗和介质损耗都被忽略了的，也就是直流电压变化和漏电引起的电压波形畸变都未考虑在内。差分模式传输线实际应用中，必须具体分析。图2阻抗计算阻抗匹配阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗不匹配会有什么不良后果？在高速的设计中，阻抗的匹配与否关系到信号的质量优劣如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑。阻抗匹配阻抗匹配方式在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。下面介绍几种常见匹配方式。串联终端匹配并联终端匹配戴维南终端匹配AC终端匹配肖特基二极管终端匹配技术阻抗匹配串联终端匹配串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。在串行连接终端匹配技术中，由于信号会在传输线、串行连接匹配电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在传输线上的电压只有信号电压的一半。而在接收端，由于传输线阻抗和接收器阻抗的不匹配，通常情况下接收器的输出阻抗更高，这会导致大约同样幅度值信号的反射，这称之为附加的信号波形。故分配在负载端的信号电压大约是驱动器输出信号电压的一半，再加上同样幅值的附加信号电压，使得接收器马上就会接收到完整的信号电压。而附加的信号电压会反向传递到驱动端，但是串行连接的匹配电阻在接收器端实现了反射信号的终端匹配，因而不会出现进一步的信号反射，从而保证了传输线上信号的完整性。图3串联终端匹配阻抗匹配优点：串行连接终端匹配技术的优点是这种匹配技术仅仅为每一个驱动器加入了一个电阻元件，因此相对于其它类型的电阻匹配技术来说匹配电阻的功耗是最小的，它没有为驱动器增加任何额外的直流负载，并且也不会在信号线与地之间引入额外的阻抗。相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。缺点：理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。阻抗匹配并联终端匹配并联终端匹配是最简单的阻抗匹配技术,通过一个电阻R将传输线的末端（可能是开路，也可能是负载）接到地或者接到VCC上。电阻R的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。如果R同传输线的特征阻抗Z0匹配，那么匹配电阻将吸收造成信号反射的能量，而不管匹配电压的值。在数字电路的设计中，返回通路上吸收的电流通常都大于电源上提供的电流。将终端匹配到VCC可以提高驱动器的能力，而将终端匹配到地则可以提高地上的吸收能力。所以，对于50%占空比的信号而言，将终端匹配到VCC要优于将终端匹配到地。图4并联终端匹配阻抗匹配优点：并联终端匹配的优势是这种类型的终端匹配方式仅需要一个额外的元器件。缺点：这种技术的缺点在于终端匹配电阻会带来直流功耗，匹配电阻的值通常为50Ω到150Ω，所以在逻辑高和逻辑低状态下都会有恒定的直流电流从驱动器流入驱动器的直流负载中。另外并联终端匹配也会降低信号的高输出电平。将TTL输出终端匹配到地会降低VOH的电平值，从而降低接收器输入端的抗噪声能力。不适用与驱动能力很小的TTL或CMOS电路。阻抗匹配戴维南终端匹配技术戴维南终端匹配技术也叫做双终端匹配技术，它采用两个电阻R1和R2来实现终端匹配。根据戴维南终端匹配设计规则，戴维南电压VTH=VR2必须确保驱动器的IOH和IOL电流在驱动器的性能指标范围以内。R1通过从VCC向负载注入电流来帮助驱动器更容易到达逻辑高状态；R2帮助通过向地吸收电流来将驱动器下拉到逻辑低状态。当R1和R2的并联同信号线的特征阻抗Z0匹配时可以加强驱动器的扇出能力。图5戴维南终端匹配阻抗匹配考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：规则一：两电阻的并联值与传输线的特征阻抗相等；规则一：与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；规则一：与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。优点：是简单易行；优势在于终端匹配电阻仍然是作为上拉电阻和下拉电阻来使用，它能够有效地抑制信号过冲，使得信号的偏摆缩小，从而加强了系统的噪声容限。戴维南终端匹配技术同样通过向负载提供额外的电流也减轻了驱动器的负担，这部分额外的电流在大的信号摆动电压系统比如基于5V和3.3V的CMOS和BiCMOS的系统中显得尤为有益。缺点：是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。阻抗匹配AC终端匹配技术AC终端匹配技术也称之为RC终端匹配技术，它是由一个电阻R和一个电容C组成的，电阻R和电容C连接在传输线的负载一端。对于AC终端匹配来说，电阻R的值必须同传输线的特征阻抗Z0的值匹配才能消除信号的反射，而电容的值的挑选却十分复杂。这是因为电容值较小的话会导致RC时间常数过小，这样一来该RC电路就类型于一个尖锐信号沿发生器，从而引起信号的过冲与下冲；反之，较大的电容值会引入更大的功耗。信号的频率、信号占空比、以及过去的数据位模式等因素都会影响终端匹配电容的充电和放电特性，从而影响功率消耗。通常情况下，RC时间常数大于该传输线负载延时的两倍较为理想。图6AC终端匹配阻抗匹配优点：AC终端匹配技术的优势在于终端匹配电容阻断了直流通路，因此节省了可观的功率消耗，同时恰当地选取匹配电容的值，可以确保负载端的信号波形接近理想的方波，同时信号的过冲与下冲又都很小。缺点：AC终端匹配技术的一个缺点是信号线上的数据可能出现时间上的抖动，这取决于在此之前的数据模式。举例来说，一长串比较接近的数据位会导致信号传输线和电容充电到驱动器的最高输出电平的值，如果紧接着的是一个相位相反的数据位就需要花比正常情况更长的时间来确保信号跨越逻辑阈值电平。因此在设计系统时序的余量时务必将这一额外的时间考虑在内以确保设计的系统能够正常运作。阻抗匹配肖特基二极管终端匹配技术肖特基二极管终端匹配技术也称之为二极管终端匹配技术，由两个肖特基二极管组成。传输线末端的信号反射，导致负载输入端上的电压升高超过VCC和二极管D1的正向偏值电压，使得该二极管正向导通连接到VCC上，从而将信号的过冲嵌位在VCC和二极管的阈值电压的和上。同样，连接到地上的二极管D2也可以将信号的下冲限制在二极管的正向偏置电压上。因为二极管不会吸收任何的能量，仅仅只是将能量导向电源或者是地，传输线上就会出现多次的信号反射。由于能量会通过二极管到电源和二极管到地的消耗，信号的反射会逐渐衰减，能量的损耗限制了信号反射的幅度，以维持信号的完整性。图7肖特基二极管终端匹配阻抗匹配二极管器件作为终端匹配元件时对于信号的性能具有很重要的作用。较高的开启时间TON会导致信号下冲；较高的正向偏值电压VF会产生时间上的抖动；较高的反向恢复时间TRR会提升信号的上升时间TR。同时多次信号反射的存在可能会影响后续信号的波形，所以必须验证二极管在开关频率上的响应。所以要想发挥二极管终端匹配技术的这种优势可以采用具有较小的TON、VF和TRR的二极管作为终端匹配元件来保持信号的完整性。而肖特基二极管具备以上的特征。差分线的基本概念差分信号传输与单端信号传输相比有如下优点：→输出驱动总的会比单端信号线上的大幅降低，从而减少了轨道塌陷和潜在的电磁干扰(EMI)→与单端放大器相比，接收器中的差分放大器有着更高的增益→差分信号在一对紧耦合差分对中传播时，在返回路径中对付串扰和突变的鲁棒性更好→因为每个信号都有自己的回路，所以差分信号通过接插件或封装时，不易受到开关噪声的干扰→使用价格低廉的双绞线即可实现较远距离差分信号的传输差分线的基本概念差分和共模差分信号VdiffVdiff定义为：其中，V1、V2分别是信号线1和信号线2相对于共用返回路径的信号电压。共模信号VcommVcomm定义为：即共模信号用两条信号线上平均电压表示。其中，V1、V2分别是信号线1和信号线2相对于共用返回路径的信号电压。diff12VVVcomm121()2VVV差分线的基本概念差分对和差分阻抗差分对差分对是指一对存在耦合的传输线，每条线都可以用简单的单端传输线。这两条线组合在一起就称为“一个差分对”。图8几种最常见的差分线对的截面图差分线的基本概念差分阻抗差分对最重要的电气特性是差分信号的阻抗，称为“差分阻抗”，即差分对对差分信号的阻抗，是差分信号电压与其电流的比值。这个定义是计算差分阻抗的基础，其微妙之处在于怎样定义信号的电压和电流。对差分对来说，若两线离得足够远，则每条线的单端阻抗Z0为50欧姆。流经信号传输线和返回路径之间的电流为：式中，Ione为流入信号线并从返回路径流出的电流；Vone为信号线与相邻返回路径的电压；Z0为信号线的单端特性阻抗。传输线上的跳变差分信号是两条信号线上的差信号。它的电压是每条信号线上电压的两倍：2×Vone。根据阻抗的定义，差分信号的阻抗为:式中，Zdiff为差分阻抗；Vdiff为电压差或差分信号变化；Ione为流入一条信号线后从其回路流出的电流；Vone为一条信号线与相邻返回通路的电压；Z0为单条线的单端特性阻抗。oneone0IVZdiffoneonediff0oneoneone222＝＝＝＝VVVZZIII差分信号的阻抗分析与计算无耦合时的差分阻抗假设两条传输线相隔足够远，比如两线相隔距离至少是线宽的两倍，两条线之间的相互作用就不明显了，这就是无耦合的情况。如果一个差分信号沿差分对传输到达接收终端，那么终端的差分阻抗非常大，差分信号将会反射回源端。这种多次反射就会产生噪声，影响信号质量。下图所示的就是一个差分线末端出现的模拟差分信号。振铃的出现是由于差分信号在低阻抗的驱动器和高阻抗的线端之间的多重反弹。图中差分对互连末端没有端接，并且差分对之间没有耦合。图9差分电路和差分线对的远端接收信号差分信号的阻抗分析与计算消除反射的一种方法就是在两条信号线的末端跨接一个端接电阻来匹配差分阻抗。对差分信号来说，信号线末端的端接电阻和差分对的阻抗是相同的，这将会消除反射。下图就是在两信号线之间加入100欧姆电阻后，接收端的差分信号。图中差分对末端有端接，并且差分对之间