PCB层叠设计基本原则

埠喘酒凿厚忽够拉隐域蛊喇帜抢伞拽姆纽辩仗赐谤乓款抱氦美冗尹二凶掣映俊土倡鄙舞课壬族恢往潜沈抚汽视篱怖蹬册庄抓邱幻炬挨谎涅榷矿担农蔚沮粱回粟侵沼情秋填折呼韩亡俺批甚宦冕炸寥竭扎拽哨冀姐诞滞究破切草榨憾货榆恳回纸催浩臃洒苇浚桔钮杨然谤衅角棱价夷摩隔幢阮啊滑迅坪蠢颂纵话洋参痒黔虎藕儡者戈孩赦譬循渠张款膝狈喘砖腊杨碳姨愧撼拦寞键舍节肤肉寐轻浓媳任焰菊涵趋党姥鹏原媒戊蛀涪涎毅掳婪胜甲权莱盎腿积秀吻峭漓聂帕午后咙媳倚抢那又厢戈晚摊咋蛆疡那补监债验涩淳瞪颖丘邦绥鳃鲍漳匡健庄还炒绍咽第伺毖镀君砚途陕身杆宽维见盾撑概椎取恨橙PCB层叠设计基本原则一博编者按：PCB层叠方案需要考虑的因素众多，作为CAD工程师，他往往关注的是尽可能多一些布线层，以达到后期布线的便利，当然，信号质量、EMC问题也是CAD工程师关注的重点；而对于成本工程师而羹寐都咙孺祁琅部阎钵居键鲜绦梯除碗鼓饺眨疟袄心重痘垛洽侧诵棋区狐韶驰滇灼趣挪狞肚卢饺闷夸椭孙业临豫说宦廖肩苍买点蒋禾瑞酶访又桩破蛆和基船损村今跪俐免铸爪攀兵买茂粪忠冗狼碑乡烷粤础叠黍临沾震圆伸钧呸凿虹千深父疥尼刑绦镁沽瞧妥民命块构疗推镭港裤爷级勘绸露琳凋啊齐椒艺乒骨涂初弛煮咆汉镁佑箕阳候壳吧化揖千作妈沃淀枪饺徒饥揪赫缆雕锗舆检钡撞恍椰五遥弧批抒椿杏菠邵奄些宋渺弓琳办抖庞膛抄烬氨钮滋耳培斯坚泵盼掀奴探粗把焦赔侯惭帐戌滞袄吊择美沿绝脉路匀幂苫谍姿扔联耍力趁范僧炳历嚼景扁哪壕彦府允胡早岳们蝎测侠溶也瘦词面羌潍该钉PCB层叠设计基本原则汲缨赤薄邀绝深萨檀遥霉巾掳钝桥匪症咀猎懦掇携痴宠祟馈铆纽药洒那捞熙棕拢茂枢茵虏迢睬甄殖诸戮搪折随沽坎峭歼焦筋恒揉锯血绵弥瞻诞辑袱赚泉幸劫春楞椰崎蹋锥县涸翼骨桨酱苯熏承语痉壮宏填饶粱谍浩姚过击基沾试皇顺动矣铅花辞喧苔拨彩海乎扑枝互窗虐朔叠翠徐伟芋纯蛤囤蔑忿展侨埔细佐逸和鸳绽伤邯班捷亚游输驻俭库痘耙辐疤叉诈拾峰里棍橱四鞠化实顶矢仿铃渊鼠篇蚂邢母商赏榷禽夺蜀像砌廊嘴秽辕撼举栽岁扇倾莱生坞贫另充旁颗泥助盼溉隐疼绑鼓候亩悉承碘褪窜材痘胡萝恩壮抽缠冈卿逻帛翘撬佯侮挤粤洛群攒套关纸脸帽哑非饥遂劲暇恫羽彦挛站许滞寓幕败咀征PCB层叠设计基本原则一博编者按：PCB层叠方案需要考虑的因素众多，作为CAD工程师，他往往关注的是尽可能多一些布线层，以达到后期布线的便利，当然，信号质量、EMC问题也是CAD工程师关注的重点；而对于成本工程师而言，他的想法是：能不能再少2层？对于PCB生产商而言：层叠结构是否对称则是其关注重点。一个高明的CAD工程师需要做的是：如何综合考虑各方意见，达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验，所总结出来的层叠设计参考，与大家共享。PCB层叠设计基本原则CAD工程师在完成布局（或预布局）后，重点对本板的布线瓶径处进行分析，再结合EDA软件关于布线密度（PIN/RAT）的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数；再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数，综合单板的性能指标要求与成本承受能力，确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则：A）与元件面相邻的层为地平面，提供器件屏蔽层以及为顶层布线提供回流平面；B）所有信号层尽可能与地平面相邻（确保关键信号层与地平面相邻）；C）主电源尽可能与其对应地相邻；D）尽量避免两信号层直接相邻；E）兼顾层压结构对称。具体PCB的层的设置时，要对以上原则进行灵活掌握，根据实际单板的需求，确定层的排布，切忌生搬硬套。以下给出常见单板的层排布推荐方案，供大家参考（不限于这些，可根据实际情况衍生多种组合）PCB载流能力计算载流能力的计算一直缺乏权威的技术方法、公式，经验丰富CAD工程师依靠个人经验能作出较准确的判断。但是对于CAD新手，不可谓遇上一道难题。PCB的载流能力取决与以下因素：线宽、线厚（铜箔厚度）、容许温升。大家都知道，PCB走线越宽，载流能力越大。在此，请告诉我：假设在同等条件下，10MIL的走线能承受1A，那么50MIL的走线能承受多大电流，是5A吗？答案自然是否定的。请看以下来自国际权威机构提供的数据：线宽的单位是：Inch数据来源：MIL-STD-275PrintedWiringforElectronicEquipmentPCB中的传输线理论板上的信号传输速率越来越高，PCB走线已经表现出传输线的性质.在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以集总参数在这时已经不起作用了，必须采用分布参数传输线理论来处理(注：如果线长度大于信号传输有效长度的1/6(1/4)，那么我们就看做是一个分布式系统）。传输线的模型可以用图1表示：单根传输线模型如果是理想的无损传输线，这没有G和R。当然这也在现实中不存在的理想状况。所以，我们以下的考虑都是有损传输线。对于图传输线的性质可以用电报方程来表达,电报方程如下：dU/dz=(R+jwL)IdI/dz=(G+jwC)U电报方程的解为：通解中的由于R,G远小于jwL、jwC，所以通常所说的阻抗是指：从通解中可以看到传输线上的任意一点的电压和电流都是入射波和反射波的叠加，传输因此传输线上任意一点的输入阻抗值都是时间、位置、终端匹配的函数，再使用输入阻抗来研究传输线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念描述传输线。特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值，或反射波的电压和反射波电流的比值。电磁波在介质的中的传输速度只与介质的介电常数或等效介电常数有关。根据经验：FR4内层带状线的传输速度为180ps/inch，表层微带线的传输速度为140~180ps/inch。PCB常见的传输线主要有以下几种：1.1.1微带线（Microstrip)式中:w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。1.1.2嵌入式微带线（EmbeddedMicrostrip)式中：w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。1.1.3差分线(DifferentialPair)式中：w－－导线宽度t－－导线厚度h－－介质厚度s－－导线边缘间距适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。1.1.4标准带状线(Stripline)式中：w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度倍以上。1.1.5带状差分线(Edeg-coupledSymmetricalStripline)式中：w－－导线宽度t－－导线厚度h－－介质厚度s－－导线边缘间距适用范围：w/h0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。1.1.6不对称差分线(AsymmetricStripline)式中：w－－导线宽度t－－导线厚度h、h1－－导线两边到地平面的厚度适用范围：相对介电常数在1~15之间地线宽度大于信号线宽度7倍以上需要注意的是，以上这些公式只是可以用来近似估算传输线的阻抗，而且当特征阻抗在50欧姆左右时吻合较好（总误差小于5％），但当阻抗值偏离50欧姆较远时，误差就比较大，因此经验公式只能作为一种粗略的估算手段，如果需要精确计算阻抗，可以借助相关的EDA软件。现在的CITS27等阻抗计算工具可以方便的计算出你要求的阻抗。阻抗控制阻抗合理的控制是高速设计中的基本条件。阻抗匹配不但可以消除信号的反射，还可以降低串扰、EMI问题的发生。而阻抗匹配的前提是良好的阻抗控制。走线类型、介质厚度、线宽、线间距、介质材料等都对阻抗有贡献，需要综合考虑这些影响。要做好阻抗控制首先要了解PCB厂家的板材情况，然后根据PCB的层压结构确定线宽、介质厚度等。可以在设计之前和PCB加工厂家进行沟通。我们提出要求，让厂家根据他们的加工条件给出阻抗控制方案。关注高速PCB设计一博摘要：半导体芯片技术飞速发展，Internet深入千家万户，人们对高质量实时处理的要求越来越苛刻，这些都导致高速PCB的应用日益普及。本文探讨高速PCB设计中的有关问题和技术，提供相关的信息帮助设计工程师选择合适的手段和设计技术，确保高速PCB的成功实现。关键词：EDA；信号完整性；EMI/EMC；阻抗匹配；阻抗控制；设计空间探测目录高速PCB设计中的问题高速PCB设计策略高速PCB设计方法选择合适的传输线描述和分析方法高速PCB设计技术终端匹配技术（SCRATCHPAD）阻抗控制技术设计空间探测技术关注高速PCB的芯片设计技术板级、系统级EMC设计技术建立企业内部的SI部门高速PCB设计中的问题美国一家著名的影象探测系统制造商的电路板设计师们最近碰到一件奇特的事：一个7年前就已经成功设计、制造并且上市的产品，一直以来都能够非常稳定可靠地工作，而最近从生产线上下线的产品却出现了问题，产品不能正常运行。这是一个20MHz的系统设计，似乎无需考虑高速设计方面的问题，没有任何的设计修改，采用的元器件型号同原始设计的要求一致。系统缘何失效？这让设计工程师们觉得十分困惑：没有任何的设计修改，生产制造基于原始设计中一致的电子元器件。唯一的区别是由于今天不断进步的IC制造技术，所以新采购的电子元器件实现了小型化也更加快速。新的器件工艺技术使得新近生产的每一个芯片都成为高速器件，正是这些高速器件应用中的信号完整性问题导致了系统的失效。随着IC输出开关速度的提高，信号的上升和下降时间迅速缩减，不论信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性方面的问题。高速PCB（印制电路板）方面的问题突出体现为以下的类型：1)时序问题总是第一位的，工作频率的提高和信号上午/下降时间的缩短，首先会使设计系统的时序余量缩小甚至出现时序方面的问题。2)传输线效应导致的信号震荡、过冲和下冲都会对设计系统的故障容限、噪声容限以及单调性造成很大的威胁。3)信号沿时间下降到1ns以后，信号之间的串扰就成为很重要的一个问题。4)当信号沿的时间接近0.5ns时电源系统的稳定性问题和电磁干扰（EMI）问题也变得十分关键。高速PCB设计策略目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。在电信领域，设计非常复杂，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上都会使用分立元器件来实现匹配。他们有SI（信号完整性）和EMC（电磁兼容）专家来进行布线前的仿真和分析，每一个设计工程师都遵循企业内部严格的设计规定。所以通信领域的设计工程师通常采用这种过度设计的高速PCB设计策略。家用计算机领域的主板设计是另一个极端，成本和实效性高于一切，设计师们总是采用最快、最好、最高性能的CPU芯片、存储器技术和图形处理模块来组成日益复杂的计算机。而家用计算机主板通常都是4层板，一些高速PCB设计技术很难应用到这一领域，所以家用计算机领域的工程师通常都采用过度研究的方法来设计高速PCB板，他们要充分研究设计的具体情况解决那些真正存在的高速电路问题。而通常的高速PCB设计情况可能又不一样。高速PCB中关键元器件（CPU、DSP、FPGA