CSA-&-4-2压缩器

CSA&4-2压缩加法器加法器种类•行波进位加法器•超前进位加法器•进位旁路加法器•进位保留加法器•4-2压缩加法器•其中进位保留加法器和4-2压缩加法器是加法阵列中主要采用基本单元CSA-保留进位加法器•保留进位加法器（carry-save-adder）即为一位全加器•逻辑表达式：𝑆𝑖=𝐴𝑖⨁𝐵𝑖⨁𝐶𝑖−1𝐶𝑖=𝐴𝑖𝐵𝑖+𝐶𝑖−1𝐴𝑖+𝐵𝑖CSA-保留进位加法器•CSA电路结构图：关键路径为两级异或门延时AiBiCi-1SiCiCSA-保留进位加法器•举一个例子来说明CSA在阵列加法器中的应用•假设将3个4位数A[3:0]、B[3:0]、C[3:0]相加。用CSA实现：上面一行最大延时为4级保留进位加法器的延时CSA-保留进位加法器•如果把保留进位加法器的进位端输出到下一级•这样第一级的延时为一个进位保留加法器的延时3-2计数器•此进位保留加法器输入3个一位的数据A、B、Ci；输出两个1位的数据D、Co。•代数运算式如下：Co*2+D=A+B+Ci•非常明显，保留进位加法器为一计数器——计算输入信号中“1”的个数，计数值由Co、D指示，且：•Co权值为2；A、B、Ci、D权值为1。•其逻辑表达式如下：D=A@B@CiCo=A&B#A&Ci#Ci&A5-3计数器•CSA将3个数据转换成2个数据为3-2计数器，如果能把5个数据转换成3个数据则称之为5-3计数器。•它有五个输入端：I0、I1、I2、I3、Ci；三个输出端：D、C、Co。•代数运算式如下：D+C*2+Co*2=I0+I1+I2+I3+Ci即：I0、I1、I2、I3、Ci、D权值为1；C、Co权值为2。其真值表如下页：5-3计数器CiI0,I1,I2,I3和值CoCD00000100120/11/0030/11/0141101000110/11/0020/11/0131104111D=I0@I1@I2@I3@CiC=(I0@I1@I2@I3)&Ci#(~(I0@I1@I2@I3))&(I0&I1#I2&I3)=(I0@I1@I2@I3)&Ci#(~((I0@I1@I2@I3)#(~(I0&I1#I2&I3))))Co=(I0#I1)&(I2#I3)5-3计数器•传统结构图：根据表达式优化后：•CSACSACiI0I1I2I3CoCarrySCarrySumSumCD有数据表示优化后的结构可以减小门延时，传统结构为2个CSA延时，而优化后的延时大约为1.5个CSA延时4-2压缩加法器•如果连续的两个高低位5-3计数器之间Ci和Co级联的话,则称为4-2压缩加法器•如下图A[2]B[2]C[2]D[2]A[1]B[1]C[1]D[1]A[0]B[0]C[0]D[0]最低位Ci=0最高位Co单独保存A[2:0]、B[2:0]、C[2:0]、D[2:0]为待累加的部分积，分别为3位，如果有更多位则在上图左边继续级联。T1[3:0]、T2[2:0]为经过4-2压缩器压缩后的两个中间数。T1[3:0]={C[2:0],1’b0}（C的权值是2，左移一位）T2[2:0]=D[2:0]4-2压缩加法器•八个部分积相加：•对于更多位的部分积也有其他的一些结构树，结构的选取要考虑到电路结构的规整性对后端布局的影响。•左边延时比较小但结构不规整。右边正好相反有时候会选取一些折中的结构。