ISA(PC104)总线规范

ISA(PC/104)总线信号时序简介SBSScience&TechnologyCo.,Ltd.APPN-002ISA(PC/104)总线信号时序简介目录1.0ISA概况2.0ISA文献2.1ISA规范2.2ISA书籍3.0ISA结构形式4.0PC/104结构形式5.0ISA信号描述6.0ISA时序图7.0ISA信号用法8.0ISA连接器引脚9.0PC/104总线连接引脚盛博科技1APPN-002ISA(PC/104)总线信号时序简介1.0ISA概况ISA总线即工业标准结构IndustryStandardArchitecture最早起源于二十世纪八十年代早期IBM在佛罗里达州BocaRaton研发实验室IBM于1981年推出的个人电脑其中包括了8位ISA总线1984年IBM推出了PC-AT这是第一个全面实现16位结构的ISA总线IBM最初命名的AT总线首先被记录于IBM出版的ThePC-ATTechnicalReference上此书包括了图表和BIOS清单这样类似于康柏的其它公司很容易就生产出了IBM兼容的产品由于IBM将AT总线”作为一项商标进行保护其它生产兼容IBM产品的公司就不能使用AT总线这个名称结果人们在行业中创造了ISA并将其作为这种总线的新名称这个名称最后被包括IBM在内的所有公司采用尽管ThePC-ATTechnicalReference包含了详细的图表和BIOS清单但其因未包含严格的时序规范及其它必要条件而未成为一个很好的总线规范结果对ISA各种各样的实现造成了一些产品之间的兼容性问题为了减轻因兼容造成的问题渐渐形成了许多ISA总线规范但是不幸的是这些规范也不尽相同迄今为止没有产生出一个完全统一的ISA总线规范2.0ISA文献2.1ISA规范有关ISA总线规范的文档有如下几篇EISASpecification,Version3.12――这篇文档包括ISA总线规范并规定了扩展工业标准结构定义了ISA总线上32位扩展IEEEDraftStandardP996这篇文档描写了标准PC类系统的机械和电子规范通过付费可以向IEEE订购PS/2TechnicalReference这篇来自IBM的文档内容包括在一些IBM计算机PS/2线上使用ISA总线的信号定义和时序图2.2ISA书籍两本对ISA总线进行了详细描述的书是ISA&EISATheoryandOperation,byEdwardSolari.(Annabooks)(ISBN0-929392-15-9)ISASystemArchitecture,byDonAndersonandTomShanley.(MindShare)(ISBN0-201-40996-8)盛博科技2APPN-002ISA(PC/104)总线信号时序简介3.0ISA结构形式8位卡:(Atthecard)(Atthecomputer)16位卡:(Atthecard)(Atthecomputer)盛博科技3APPN-002ISA(PC/104)总线信号时序简介4.0PC/104结构形式与ISA板不同PC/1048位/16位总线模块具有同样尺寸与ISA板总线信号定义相同但多A32/B32;C0/D0;C19/D19引脚全为地Gnd盛博科技4APPN-002ISA(PC/104)总线信号时序简介5.0ISA信号描述SA19-SA0SystemAddress地址位19:0用于对系统中内存和I/O设备的寻址内存寻址时使用SA19:SA0配合LA23:LA17能寻址多达16兆的内存I/O寻址中只使用低16位,可以用来定位64K的I/O地址SA19是最高位SA0为最低位地址信号在BALE为高时有效而由BALE的下降沿锁定通过读或写命令使信号保持有效这些信号通常由系统微处理器或DMA控制器驱动但也可以由ISA扩展板的BusMaster来取得ISA总线的控制权LA23-LA17UnlatchedAddress23:17位是系统中内存地址它们和SA19:SA0可以共同寻址多达16兆的内存当BALE为高时这些信号才有效由于它们是非锁存的故在整个总线周期中它们并不总是保持有效状态用BALE下降沿锁存这些信号的译码AENAddressEnable用于DMA传送过程中关闭总线系统微处理器和其它设备的传送通道当AEN有效时总线上的地址数据和读写信号由DMA控制器控制ISA扩展板的片选译码应包含AEN信号以防止DMA周期中出现不正确的片选BALEBufferedAddressLatchEnable用来锁存LA23:LA17信号或者译码这些信号BALE下降沿用于锁存LA23:LA17在DMA周期中BALE被强制为高此信号与AEN并用时表明一个有效的微处理器或DMA地址CLKSystemClock是一个自行运转的时钟它的频率一般在7MHz到10MHz之间该频率值在ISA标准中并未严格定义系统时钟在一些ISA板的应用中保证与系统微处理器的同步工作盛博科技5APPN-002ISA(PC/104)总线信号时序简介SD15-SD0SystemDataSD15:SD0是ISA总线上的数据总线其中SD15是最高位SD0是最低位8位设备的数据传送通过SD7:SD0来完成SD15:SD0则用于传送16位设备的数据当16位设备向8位设备传送数据时需将16位信号转换成两个8位周期通过SD7:SD0来进行传送-DACK0to-DACK3and-DACK5to-DACK7DMAAcknowledge0:3和5:7分别被用来确认DRQ0:DRQ3和DRQ5:DRQ7的DMA请求DRQ0toDRQ3andDRQ5toDRQ7DMARequests用于ISA板向DMA控制器提出服务请求或者BusMaster设备申请总线控制权的请求多个DMA请求可能同时断定有效发出请求的设备必须保持请求信号有效直到系统板发出相应的DACK信号-I/OCHCKI/OChannelCheckI/OCHCK由ISA板生成进而引发非屏蔽中断当它有效时表明发现了不可恢复的错误I/OCHRDYI/OChannelReady允许较慢速ISA板通过插入等待状态延长I/O或内存读写周期I/OCHRDY通常处于高就绪ISA板将I/OCHRDY拉低未准备好以插入等待状态使用I/OCHRDY插入等待状态的设备需可以完成读写周期时地址译码和读/写信号有效后立即使I/OCHRDY信号为低当设备释放I/OCHRDY回高-IORI/ORead由总线控制设备驱动并且指令所选的I/O设备将数据读到数据总线上-IOWI/OWrite由总线控制设备驱动指令所选的I/O设备从数据总线上获取数据盛博科技6APPN-002ISA(PC/104)总线信号时序简介IRQ3toIRQ7andIRQ9toIRQ12andIRQ14toIRQ15InterruptRequests向系统微处理器发出信号提示来自ISA板的请求当IRQ线由低向高跳变时产生中断请求请求必须一直保持为高直到CPU通过其中断服务程序确认了这个请求请求有不同的优先权来自IRQ9:IRQ12IRQ14:IRQ15的请求优先被处理IRQ9优先级最高而来自IRQ3:IRQ7的请求较后处理IRQ7优先级最低-SMEMRSystemMemoryRead指令一个所选定的Memory设备将数据送到数据总线该信号仅在对1M以内的Memory空间读时才有效SMEMR来源于MEMR及低于1兆的存储译码-SMEMWSystemMemoryWrite指令将当前数据总线上的数据写入一个所选定的Memory设备该信号仅在对1M以内的Memory空间写时才有效SMEMR来源于MEMR及低于1兆的存储译码-MEMRMemoryRead指令将一个所选定的Memory设备数据读出送到数据总线它在整个Memory存储读周期中都有效-MEMWMemoryWrite指令将当前数据总线上的数据存储到一个所选定的Memory设备中它在整个Memory存储写周期中都有效-REFRESHMemoryRefresh该信号为低时表明正在进行内存刷新操作OSCOscillator是一个时间段为70毫微秒的时钟(14.31818MHz)该信号与系统时钟不同步盛博科技7APPN-002ISA(PC/104)总线信号时序简介RESETDRVResetDrive在电源开启或系统复位时来复位或初始化系统逻辑高电平有效TCTerminalCount在DMA通道操作中当计数完成时产生的终端计数信号-MASTERMaster和DRQ线一起获得ISA板上ISA总线的控制权当接收到一个DACK后设备将MASTER信号拉低使得其获得系统地址数据和控制线的控制权在此状态下设备将在驱动地址和数据线之前等待一个时钟周期在读/写命令之前等待两个时钟周期-MEMCS16MemoryChipSelect16ISA板将该信号拉低以指示这是一个16位的Memory读写操作它由LA23:LA17地址线译码来驱动-I/OCS16I/OChipSelect16I/O设备将该信号拉低以指示这是一个16位的Memory读写操作它由SA15:SA0地址线译码来驱动-0WSZeroWaitState由一个总线从设备驱动使其拉低说明不插入任何额外等待状态即可完成一个总线周期完成一个无需等待的16位Memory周期-OWS由地址译码产生-SBHESystemByteHighEnable该信号为低时表明数据在数据总线高位部分传送(D15至D8)盛博科技8APPN-002ISA(PC/104)总线信号时序简介6.0ISA总线时序图8位I/O总线周期________BALE__||__________________________________________________________________________________________SA(15:0)_________________________________________________-SBHE_____________________-IOR/W|______________________________|_____________SD(7:0)-------------------------------------_____________-(READ)__________________________________SD(7:0)----------------__________________________________-(WRITE)_______________________________________I/OCHRDY|________________________|8位Memory总线循环_____BALE________||_______________________________________________________________________________________LA(23:17)__________________________________________________________________________________________________SA(19:0)______________________________________________________________________-MEMR/W|______________________________|_____________SD(7:0)-------------------------------------_____________-(READ)__________________________________SD(7:0)----------------______________________________