第3、4章微电子集成电路

集成电路基础工艺与制造工艺集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求集成电路的设计过程：设计创意+仿真验证集成电路芯片设计过程框架From吉利久教授是功能要求行为设计（VHDL）行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff—设计业——制造业—芯片制造过程由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次AA集成电路芯片的显微照片Vsspoly栅Vdd布线通道参考孔有源区N+P+集成电路的内部单元(俯视图)N沟道MOS晶体管CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。第3章集成电路工艺简介图形转换：光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：离子注入退火扩散制膜：氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射图形转换：光刻光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶：分辨率差，适于加工线宽≥3m的线条正胶：曝光后可溶负胶：曝光后不可溶第4章CMOS集成电路加工过程简介一、硅片制备二、前部工序Mask掩膜版CHIP掩膜1：P阱光刻具体步骤如下：1．生长二氧化硅：Si-衬底P-wellSi-衬底SiO22．P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3．去胶4．掺杂：掺入B元素涂胶显影刻蚀去胶掺杂掩膜2：光刻有源区淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅淀积氮化硅光刻有源区场区氧化去除氮化硅及二氧化硅长栅氧淀积多晶硅掩膜3：光刻多晶硅掩膜4：P+区光刻1、P+区光刻2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶光刻多晶硅掩膜5：N+区光刻1、N+区光刻2、离子注入P+3、去胶P+区光刻B+掩膜6：光刻接触孔N+区光刻P+光刻接触孔掩膜7：光刻铝引线1、淀积铝2、光刻铝光刻铝ALPSG场氧Poly栅氧P+N+P阱N硅衬底掩膜8：刻钝化孔中测打点chipcircuitpadCHIP三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）所封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装划片金丝劈加热压焊