集成电子学(第六章)

第六章新型纳米CMOS器件•随着器件尺寸不断缩小，体硅CMOS技术发展已经越来越接近基本物理极限。•实际上尺寸缩小受制于经济和物理两方面。•低成本缩小器件尺寸，提高性能的手段在于设计的改进，除了通过栅工程以及沟道工程来改善小尺寸器件的性能，开发一些新的器件结构将有助于CMOS克服按比例缩小的限制，使CMOS技术在纳米时代继续日新月异地发展。一、新型衬底结构器件•SOIMOS器件•SOIMOSFET是一种采用SOI(SiliconOnInsulator)衬底材料制备的器件。•由于埋氧化层的存在，SOI电路寄生电容小，而且易于实现全介质隔离，避免了闩锁效应。•薄膜全耗尽SOI技术由于实现体反型，载流子迁移率增大，电流驱动能力提高，跨导增强，而且短沟道效应小、亚阈值斜率陡直，在高速和低压、低功耗电路中有着广阔的应用前景，尤其适于纳米CMOS应用。•在器件特征尺寸不断缩小的情况下，SOI技术的优势愈来愈突出，已成为未来几代IC技术的优选技术。•体硅技术在器件特征尺寸缩小到亚100nm以后，为抑制短沟效应需要采用多种新的工艺技术，如HALO、POCKET注入，超浅结技术等，随着沟道长度的不断缩小，这些技术的实现，尤其是横向沟道工程的实现十分困难，而且会带来器件其他方面性能的损失。•而薄膜全耗尽SOI器件由于采用很薄的硅膜，易于实现超浅结技术，可以很好地抑制短沟道效应，避免了体硅中复杂的超浅结形成技术及沟道高掺杂带来的迁移率退化。•模型方面，UCBerkeley大学开发的BSIMSOI模型已嵌入到电路模拟软件SPICE中。•SOI材料方面，除了以前的注氧隔离(SIMOX)技术和键合减薄(BONDED)技术，近年来还兴起了智能剥离(smart-cut)技术等。•产品现状，随着美国IBM公司、我国台湾TSMC公司宣布提供SOI的加工服务，美国AMD公司宣布100nm以后的产品全线SOI化。•SOIMOS器件特性与器件的硅膜厚度紧密相关。根据硅膜厚度和硅膜中掺杂浓度的情况，可以将SOIMOS器件分为厚膜器件、薄膜器件以及介于两者之间的中等膜厚器件。划分的主要依据是栅下最大耗尽区宽度Xdm。•对于厚膜器件，硅膜厚度tsi大于于2xdm，即在正背界面形成的耗尽区之间存在一个中性区域，正背界面之间没有耦合，这种器件一般又称为部分耗尽器件。•当中性体区不接地处于悬浮状态时，将出现严重的浮体效应，对器件和电路性能将产生较大影响。•对于薄膜器件，硅膜厚度～小于于xdm，当器件开启时，硅膜处于全耗尽状态(除去由于背栅偏压使背界面处于积累或反型情况)，通常将这种器件称为全耗尽器件(FD)SOIMOS。•全耗尽器件器件具有较高的电流驱动能力，陡直的亚阈值斜率，较小的短沟道和窄沟道效应及Kink效应。SOICMOS等比例缩小理论•考虑到对器件截止态电流的限制，要使缩小后的器件仍具有较好的亚阈值特性，则器件的有效沟道长度必须大于一个最小值Lmin。•Lmin由器件参数tox、xj，衬底掺杂浓度NA和电源电压决定，Lmin和器件参数的关系如下：•其中，xs和xD分别是源、漏pn结的耗尽区宽度。针对一定工艺，Leff，tox和xj，以及VDD都是固定的，则设计者只能改变衬底掺杂浓度NA来满足要求，即21/3min[()]joxsDLAxtxx1/3(0.41)AA•这就意味着，对于的技术，在1V电源电压下，衬底掺杂浓度要达到1018cm-3。•图6.1说明了衬底掺杂浓度对体硅CMOS亚阈值特性的影响。针对给定的器件参数•则时不能获得满意的亚阈值特性，掺杂浓度必须增大到1018cm-3。2173[]0.1()1.810()1()500()40()jbibiDDoxAeffxVVVtmNcmVLAA0.1,40,500effoxjLmtAxA0.1,40,550,1.5effoxjDDLmtAxAVV17310ANcm•但是提高衬底掺杂浓度会增大结电容，使电路速度受到影响，另外，高掺杂浓度使表面电场增大也会影响器件性能。•为了克服体硅CMOS按比例缩小过程中遇到的这些问题，可以使体硅CMOS在低温下工作。如果在77K下工作，对于掺杂浓度为1017cm-3的器件，也可以获得良好的开关性能。•另外一种解决途径是采有薄膜全耗尽（FD）SOI器件•图6.2示出了FDSOI器件的结构。由于源、漏区下面是厚的埋氧化层，使结电容极大地减小。•由于采用很薄的硅膜，在垂直方向的电场有很大变化，引起水平方向的电势曲率加大，因而有助于建立起电子势垒，防止电子从源区注入到沟道。这样，通过改变垂直结构控制水平方向的泄漏电流。•对图6.2所示的SOIMOS器件结构，硅膜中的电势由下述泊松方程决定：•求解上述微分方程,是把求解2D泊松方程简化为求解沿硅膜和栅氧化层界面的一维电势分布。•关键是给出硅膜和埋氧化层背界面的边条件。不同的边条件对电势分布有不同的影响。22220(,)(,),0,0AsisiqNdxydxyxtyLdxdy•要减小水平方向的泄漏电流，需要较大的源-沟道之间的电势差，即电势水平方向有较大的曲率。•由二维泊松方程看出有两个途径增大电势水平方向的曲率：1、提高沟道区掺杂浓度NA；2、通过改变来增大水平方向的电势曲率，也就是要获得一个陡变的纵向电场。•在漏电压VD较小时，沿x方向（纵向）的电势分布可以用简单的抛物线函数描述，即•其中参数c0(y)、c1(y)和c2(y)仅仅是y的函数。22/ddx2012(,)()()()xycycyxcyx•要在垂直方向求解抛物线函数，至少需要三个条件，•正界面处的电场由栅电压和栅氧化层厚度决定，即•背界面处的电场近拟为零：•式中tox为栅氧化层厚度，toxb为埋氧化层厚度。φsf(y)为正表面的电势分布，φsb(y)是背界面电势分布,VG’=VG-Vfb,f,Vsub’=Vsub-Vfb,b。0(0,)()()sfyycy'10()(,)()sfGoxxsioxyVdxycydxt'12()(,)()2()0sioxsubsbsixtsioxbVydxycytcydxt•根据这三个边条件，电势可以表示为：•代入2D泊松方程方程中，并令x=0，得到•引入一个参数λ：•且有''2()()1(,)()2sfGsfGoxoxsfsioxsisioxyVyVxyyxxttt2'20()()1sfsfGoxAsisioxsidyyVqNdyttOXSiOXSitt20'SiAGsfqNVyy•可得•其中λ叫做特征长度。φ(y)和φsf(y)的差别是一个与y无关的项。•穿通电流决定于沟道中的最小电势与源端的电势差。•可以通过给定边界条件唯一求解上述微分方程。这个边界条件是源端（y=0）和漏端(y=L)的电势：0222ydyydSSiAGbiqNVV20'0DSiAGbiDqNVVVL20'•得到•上述结果用到的近似条件主要是在垂直方向的抛物线电势分布，以及在背界面电场为零。•为了研究SOIMOS器件的穿通特性，需要找到沟道中的最小电势及其所在位置，由•得到LLyyDLyyLSeeeeeey0myydyydmmmmyyDLyyLSeeee•如果沟道长度L比特征长度大得多，则exp(L/λ)1，可以得到最小电势点的位置ym及最小电势φmin，•要求L/λ尽可能大，才能使φmin最小。•图6.3是对SOIMOS器件计算的到的亚阈值特性，有效沟道长度都是0.1μm。可以看出，通过减小使λ截至态特性明显改善。L和λ的比值选取与具体应用有关，不过一般使L/λ~10即足以保证获得较好的亚阈值特性。DSmLyln222exp2minLDS•图为SOIMOS器件计算的到的亚阈值特性，其中分别给出了和两种参数对应的特性AtOX250A175AtOX500A250•以上讨论了FDSOIMOSFET按比例缩小的规则，引入特征长度λ作为缩比参数。为了获得较好的亚阈值特性，必须使L/λ足够大。对于给定的λ，增大掺杂浓度（要保证在规膜全耗尽范围），减小φS和φD也有助于减小，但是这个影响很小，而λ是指数的影响。为了减小λ，对深亚微米SOIMOS器件必须采用薄硅膜和很薄的栅氧化层，硅膜的掺杂浓度则根据调节阈值电压的需要确定。SOIMOS器件的基本特性•对比各种类型的SOI器件和体硅器件特性，全耗尽SOIMOS器件具有突出优势。以下分析该器件的阈值电压、亚阈值斜率、短沟效应、浮体效应、边缘寄生管效应以及自加热效应等。•(1)全耗尽SOIMOS短沟道器件的阈值电压•求解二维泊松方程，通过泊松方程求解得到电势分布，由此进一步得到表面势公式，表面势最低点等于2φF时对应的栅压即为阈值电压。•二维Poisson方程的处理，主要有两类方法。•一类是格林函数法及其相关算法，格林函数法是求解二维泊松方程的较为精确的方法，然而公式过于复杂，会引入无穷级数。•另一类方法是利用近似的边界条件求解泊松方程，公式简单，物理意义清晰，可用于计算阈值电压、亚阈值斜率、亚阈值电流等，而且便于植入电路模拟软件。•本章主要采用第二类方法进行讨论。这一类方法又可分为两种，一种是通过对垂直表面方向的电势分布作抛物线近似，进行二维泊松方程的求解，另一种是用高斯箱方法进行准二维分析。•抛物线近似模型YOUNG模型——主要对硅膜中二维泊松方程进行求解。如前所述，如果用抛物线函数近似描述纵向电势分布，则将二维泊松方程简化为沿沟道方向的一维的微分方程，假设单位面积埋氧化层电容远小于正面栅氧化层电容和硅膜电容，则fsffsfydyyd22oxboxoxbtC0oxoxoxtC0SiSiSitC0•在边界条件为φsf(0)=φbi，φsf(L)=φbi+VD情况下求解,可得•通过微分得到表面最低电势oxSiSioxoxbSiSioxboxSioxfttCCtCCCC121122'1'10suboxbSiSioxGoxSiSioxSiAfVttVttqNffffDbifbifsfyV2exp1expexp21ffffbifDbiyLV2exp1expexp21]exp{[min,ffDbifbiffVffffbifDbiV2exp12exp]}exp[21•最低电势点在沟道中所处位置yf,min为：•对于长沟道器件，1-exp(Γf)≈1，最低电势φf,min近似为-σf,与一维分析相吻合。由式(6.21)可见，当exp(-Γf)趋近于1时，φf,min强烈依赖于αf和L，αf越大短沟效应越小，减小tSi和tox，有利于增大αf，降低短沟效应。•对于正常工作的全耗尽SOIMOS器件，正面沟道应该先于背面沟道导通，定义时对应的栅压为阈值电压，可得器件的阈值电压。ffbifDbiffDbifbiffVVLyexpexpln21221min,•上述分析中，仅在硅膜中求解二维泊松方程，未考虑埋氧化层的影响。•研究表明，在短沟道和埋氧化层较厚的器件中，埋氧化层中的二维电场效应对正面表面势的影响较大，电荷共享效应更为明显，直接影响到正面阈值电压，导致亚阈值斜率和泄漏电流增大。可以通过在埋氧化层中求解拉普拉斯方程来分析埋氧