项目需求说明书-三

无锡市高技能人才公共实训管理服务中心IC设计及传感技术应用实训设备项目需求说明书第一章、投标人条件：A.经国家工商行政管理机关注册的企业法人；B.能够提供Xilinx（赛灵思）大学计划授权书。第二章、完工期和付款方式完工期：合同生效后15日历天内安装调试完毕。付款方式：本项目所有设备运抵安装现场并安装调试完毕，验收合格后，办理移交手续，支付合同金额的70%；审计结束后支付审计金额的20%（即：此时共支付总金额的90%）；在一年内（时间以验收合格日期起算），设备使用正常且无质量问题，支付剩余金额的10%。第三章：项目技术要求和有关说明一、项目概述本项目采购内容为无锡市高技能人才公共实训管理服务中心委托的IC设计及传感技术应用实训设备，具体设备及指标要求如下：第一类教学实验设备Ⅰ集成电路设计与应用平台系统56套1、Intel酷睿2双核及以上2、DDR22G及以上3、200G及以上4、17英寸LCD及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持54Mbps传输速率无线网卡9、支持ISE、EDK、ChipScope、SystemGenerator、PlanAhead等开发工具10、支持商用串行（SPI）和并行（BPI）Flash存储器与平台Flash11、利用并行Flash可实现多重启动功能12、流水线和可级联18x18乘法器13、增强型片上差分终端14、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。15、可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。16、可以实现91亿次的乘累加（MAC）运算。17、高级接口可以支持18种不同的单端与差分I/O标准18、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和RSDS19、可编程输入延迟-用于消除holdtimeviolations20、XilinxSpartan3EFPGA，系统门达到25万门21、支持DDR存储器22、支持扩展的PCI64/66兼容性和PCI-X100MHz兼容23、支持231Kb的分布式SelectRAM+™存储器24、支持648Kb的嵌入式BlockRAM25、可以支持常用的外部存储器接口26、每个CLB2个slice-每个CLB4个LUT/寄存器，还须提供进位逻辑（可以实现数学和逻辑功能）27、宽输入功能-1个CLB中有一个8:1多路复用器28、快速算法功能-单位CLB列有2个先行进位链29、4个可级联16位可寻址移位寄存器30、各DCM内的全数字锁相环（DLL）31、每个器件的数字时钟管理器（DCM）多达8个32、可以很灵活地产生5MHz到300MHz的频率33、针对0、90、180或270度的精确相移控制34、良好的增益控制（1/256时钟周期），用于时钟数据同步35、精确的生成50/50的占空比36、支持数字温度计开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发37、支持自动湿度控制器教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发38、支持运动控制开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发39、支持无线通讯开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、SystemGenerator进行设计开发40、支持网络接口开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发41、支持语音质量调整开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发42、支持视频显示开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发43、支持交通灯模型开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发44、支持数字时钟开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发45、支持CRC校验开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发46、支持步进电机控制教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发Ⅱ嵌入式系统开发综合开发平台系统21套1、Intel酷睿2双核及以上2、DDR22G及以上3、200G及以上4、17英寸LCD及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持54Mbps传输速率无线网卡9、支持ISE、EDK、ChipScope、SystemGenerator、PlanAhead等开发工具10、使用XilinxVirtex-2ProXC2VP30FPGA11、支持最大系统数字逻辑门达300万门12、拥有136个18位的硬件乘法器13、拥有2,448Kb的blockRAM和两个PowerPC处理器14、最大支持2G的DDRSDRAM15、10/100M以太网口16、支持USB217、扩展CF卡接口18、扩展XSGA视频口19、扩展SATA口20、电源输出模块（±12V、±5V、+3.3V、+2.5V、+1.8V）21、RS232接口模块22、12位按键输入模块；18位拨码开关输入模块23、16x16点阵模块24、128x32字符图形液晶显示模块25、并行E2PROM模块；串行E2PROM模块；SRAM模块26、支持Linux嵌入式操作系统移植教学案例，基于Virtex-IIpro系列FPGA芯片，使用ISE、EDK、ChipScope进行设计开发27、支持远程点餐系统教学案例，基于Virtex-IIpro系列FPGA芯片，使用ISE、EDK、ChipScope进行设计开发Ⅲ数字信号处理综合开发平台系统21套1、Intel酷睿2双核及以上2、DDR22G及以上3、200G及以上4、17英寸LCD及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持54Mbps传输速率9、支持ISE、EDK、ChipScope、SystemGenerator、PlanAhead等开发工具10、使用XilinxVirtex-5XC5VLX110TFPGA11、支持最大系统数字逻辑门达1100万门12、拥有两颗XilinxXCF32PPlatformFlashPROMs，每颗容量为32MByte，用于配置大容量期间13、支持XilinxSystemACECompactFlash配置控制器14、支持64×256MbyteDDR2模块用于支持嵌入式IP和软件驱动15、支持32位ZBT同步SRAM和IntelP30StrataFlash16、支持10/100/1000M三速率以太网接口，支持MII,GMII,RGMII和SGMII接口17、支持商用串行（SPI）和并行（BPI）Flash存储器与平台Flash18、利用并行Flash可实现多重启动功能19、流水线和可级联18x18乘法器20、可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。21、可以实现91亿次的乘累加（MAC）运算。22、高级接口可以支持18种不同的单端与差分I/O标准23、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和RSDS24、可编程输入延迟-用于消除holdtimeviolations25、可以支持常用的外部存储器接口26、宽输入功能-1个CLB中有一个8:1多路复用器27、快速算法功能-单位CLB列有2个先行进位链28、各DCM内的全数字锁相环（DLL）29、每个器件的数字时钟管理器（DCM）多达8个30、针对0、90、180或270度的精确相移控制31、精确的生成50/50的占空比时钟32、支持视频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使用ISE、SystemGenerator、ChipScope进行设计开发33、支持音频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使用ISE、SystemGenerator、ChipScope进行设计开发Ⅳ消费电子综合开发平台系统21套1、Intel酷睿2双核及以上2、DDR22G及以上3、200G及以上4、17英寸LCD及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持54Mbps传输速率无线网卡9、支持ISE、EDK、ChipScope、SystemGenerator、PlanAhead等开发工具10、支持商用串行（SPI）和并行（BPI）Flash存储器与平台Flash11、利用并行Flash可实现多重启动功能12、流水线和可级联18x18乘法器13、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。14、可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。15、可以实现91亿次的乘累加（MAC）运算。16、高级接口可以支持18种不同的单端与差分I/O标准17、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和RSDS18、可编程输入延迟-用于消除holdtimeviolations19、XilinxFPGASpartan3E，50万逻辑门20、支持DDR存储器21、支持扩展的PCI64/66兼容性和PCI-X100MHz兼容22、支持231Kb的分布式SelectRAM+™存储器23、支持648Kb的嵌入式BlockRAM24、可以支持常用的外部存储器接口25、每个CLB2个slice-每个CLB4个LUT/寄存器，还须提供进位逻辑（可以实现数学和逻辑功能）26、宽输入功能-1个CLB中有一个8:1多路复用器27、快速算法功能-单位CLB列有2个先行进位链28、4个可级联16位可寻址移位寄存器29、各DCM内的全数字锁相环（DLL）30、每个器件的数字时钟管理器（DCM）多达8个31、可以很灵活地产生5MHz到300MHz的频率32、针对0、90、180或270度的精确相移控制33、良好的增益控制（1/256时钟周期），用于时钟数据同步34、精确的生成50/50的占空比35、12位按键输入模块，18位拨码开关输入模块36、16x16点阵模块37、128x32字符图形液晶显示模块38、4位米字型数码管显示模块39、蜂鸣器输出模块40、直流电平调节模块41、模拟信号源模块42、电阻电容扩展模块43、面包板扩展模块44、并行8通道8位A/D转换模块；串行A/D转换模块45、并行D/A转换模块；串行D/A转换模块46、并行E2PROM模块；串行E2PROM模块；SRAM模块47、支持MP3数字系统教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发48、支持移动游戏平台教学案例开发套件基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发Ⅴ传感网络应用开发平台系统21套1、Intel酷睿2双核及以上2、DDR22G及以上3、200G及以上4、17英寸LCD及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持54Mbps传输速率无线网卡9、支持ISE、EDK、ChipScope、SystemGenerator、PlanAhead等开发工具10、支持商用串行（SPI）和并行（BPI）Flash存储器与平台Flash11、利用并行Flash可实现多重启动功能12、流水线和可级联18x18乘法器13、增强型片上差分终端14、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。15、可以支持复杂的DSP算法（如前向纠错（FEC