第5章--常用EDA工具软件

2021/6/31第5章常用EDA工具软件•本章概要：本章介绍几种目前世界上比较流行和实用的EDA工具软件，包括Altera公司的MAX+PLUSⅡ、ModelSim和Matlab，以适应不同读者的需要。这些软件主要是基于PC机平台的，面向FPGA和CPLD或ASIC设计，比较适合学校教学、项目开发和相关的科研。•知识要点：（1）MAX+PLUSⅡ工具软件的使用方法。（2）ModelSim工具软件的使用方法。（3）基于Matlab/DSPBuilder的DSP模块设计。2021/6/325.1MAX+plusⅡ5.1.1MAX+PLUSⅡ的安装1.运行setup.exe2.遵守协议3.授权（LICENSE）文件复制名称为ALTERA.DAT的LICENSE文件，到MAX+plusII的安装目录下（如c:\maxplus2）。运行MAX+plusII，进入MAX+plusII集成环境，选择OptionLicenseSetup菜单，弹出一个对话框。按Browse按钮，可以选择，此时选择前面复制时进入的授权文件即可。2021/6/33MAX+plusⅡ软件授权操作提示对话框2021/6/345.1.2MAX+plusⅡ原理图输入法用MAX+plusII的原理图输入设计法进行数字系统设计时，不需要任何硬件描述语言知识，在掌握了数字逻辑电路的基本知识后，即可使用MAX+plusII提供EDA平台，设计数字电路。为了方便电路设计，设计者首先应当在计算机中建立自己的工程目录。例如，将自己的全部EDA设计文件放在d:\myeda文件夹中，而为图形编辑设计建立d:\myeda\mygdf文件夹，为VHDL文本编辑设计建立d:\myeda\myvhdl等。2021/6/35编辑原理图编译设计文件功能仿真产生元件符号引脚锁定时序仿真硬件调试编程下载MAX+plusⅡ原理图输入的基本操作2021/6/361.编辑图形设计文件执行“File”“New”命令，弹出编辑文件类型对话框，选择“GraphicEditorfile”后单击“OK”按钮。2021/6/37MAX+plus的图形编辑界面2021/6/38在原理图编辑窗中的任何一个位置上双击鼠标的左键，将弹出一个元件选择窗，或者点鼠标右键，选择输入元件项EnterSymbol，也可以出现这个元件选择窗。由此输入所需要的元件名用户自己设置的元件库基本逻辑元件库老式宏函数元件库参数可设置的强函数元件库基本逻辑元件库中的元件2021/6/39半加器（h_adder.gdf）设计项目示意图2021/6/3102.编译设计图形文件设计好的图形文件一定要通过MAX+plusII的编译。在MAX+plusⅡ集成环境下，执行“MAX+plus”菜单下的“Compiler”命令，在弹出的编译对话框按“START”键，即可对h_adder.gdf文件进行编译。在编译中，MAX+plusII自动完成编译网表提取（CompilerNetlistExtractor）、数据库建立（DatabaseBuilder）、逻辑综合（LogicSynthesizer）、逻辑分割（Partitioner）、适配（Fitter）、延时网表提取（TimingSNFExtractor）和编程文件汇编（Assembler）等操作。2021/6/3113.产生元件符号在MAXplusII集成环境下，执行“File”菜单下的“CreateDefaultSymbol”命令，将通过编译的GDF文件产生一个元件符号，并保存在工程目录中。元件符号可以被其他图形设计文件调用，实现多层次的系统电路设计。半加器元件符号2021/6/3124.功能仿真设计文件仿真，也称为模拟（Simulation），是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。仿真包括编辑波形文件、波形文件存盘和执行仿真文件等操作。2021/6/3135.编程下载设计文件上述的仿真仅是用来检查设计电路的逻辑功能是否正确，与实际编程下载的目标芯片还没有联系。为了获得与目标器件对应的、精确的时序仿真文件，在对文件编译前必须选定设计项目的目标器件，在Max+plusII环境中主要选Altera公司的FPGA或CPLD。编程下载包括选择目标芯片、引脚锁定、编译和编程下载等操作。完成选择目标芯片、引脚锁定再编译后再进行的仿真称为时序仿真，此时的仿真是针对具体的目标芯片进行的。2021/6/3141）选择目标芯片执行“Assign”的“Device…”命令，选择下载芯片型号。在“DeviceFamily”中选择“FLE10K”，在Device列表中选择“EPF10KLC84-4”芯片型号。2021/6/3152）锁定引脚选择EDA实验/开发设备GW48的实验结构图NO.6，用“键7”和“键8”分别作为A、B输入按键，接PIO12和PIO13。用“D8”和“D7”作为设计电路的进位CO与和SO输出显示接PIO23和PIO22（PIO39/65）。6.设计电路硬件调试按实验板上的“模式选择”键，选择模式NO.6，执行向EPF10K10编程下载配置后，按动GW48实验板上的高低电平输入键“键7”和“键8”，得到A、B不同的输入组合；观察“D8”和“D7”发光二极管显示的结果是否正确。2021/6/3165.1.3原理图输入法的层次化设计层次化设计也称为“自底向上”的设计方法，即将一个大的设计项目分解为若干个子项目或若干个层次来完成。先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至最后系统电路的实现。对于每个层次的设计结果，都经过严格的仿真验证，尽量减少系统设计中的错误。例4位加法器的设计4位加法器由4个1位全加器构成，它的底层设计文件是1位全加器。2021/6/3171位全加器的原理图全加器元件符号2021/6/3184位加法器原理图2021/6/3195.2ModelSimModelSim是一种快速而又方便的HDL编译型仿真工具，支持VHDL和VerilogHDL的编辑、编译和仿真。ModelSim有一系列产品，它们可以在Unix平台和Windows平台上工作，目前主要分为MoelSim/VHDL（或ModelSim/Verilog-OEM）、MoelSim/LNL（支持VHDL或Verilog的版本，但不同时支持VHDL和Verilog）、ModelSim/PLUS（支持VHDL和Verilog的版本，包括混合仿真）和ModelSim/SE（主要版本，功能比ModelSim/Plus更强大）等不同版本。2021/6/3206.2.1ModelSim的安装ModelSim的安装分为软件安装和许可文件安装两个过程。1.ModelSim软件安装插入ModelSim光盘后，执行“setup”安装命令，根据屏幕提示完成ModelSim的安装。安装结束后，将License.dat拷贝到Modeltech_5.8c安装目录下，并将附在光盘上的lmgr326b.dll文件拷贝到\Modeltech_5.8c\WIN32\目录下替换原文件，重新启动计算机。2021/6/3212.ModelSim许可文件安装计算机的“开始”菜单的“程序”选项中，选择“ModelSimXEIIEval5.8C”中的“LiceningWizard”命令，在弹出的许可文件安装的对话框中点击“Continue”按钮，然后在弹出许可文件位置（LicenseFileLocation）对话框中输入“C:\Modeltech_5.8c\win32\license.dat”许可文件后按“OK”。许可文件安装对话框2021/6/3226.2.2ModelSim的使用方法ModelSim是Unix下的QuickHDL发展来，Windows版本的ModelSim保留了部分Unix风格，可以使用键盘完成所有操作，但也提供了用户图形界面接口。ModelSim有交互命令方式（即在ModelSim的主窗口通过输入命令实现编辑、编译和仿真操作）、图形用户交互方式（即通过菜单进行交互）和批处理方式（类似DOS批处理或Unix的shell工作方式）等三种执行方式。2021/6/323ModelSim启动后，首先呈现出的主窗口（MainWindows）界面，主窗口中包括命令窗口（Transcript）、工作区（Workspace）和工具栏。在命令窗口中可以输入ModeSim的命令，并获得执行信息；在工作区中用树状列表（TreeList）的形式来观察库（Library）、项目源文件（Project）和设计仿真的结构。ModeSim的主窗口界面工具栏工作区命令窗口2021/6/324在使用ModelSim之前，应事先建立用户自己的工程文件夹，用于存放各种设计文件和仿真文件，然后还要建立work库。在VHDL中work是默认的工作库，因此ModelSim中必须首先建立一个work库。建立新项目对话框2021/6/3251.ModelSim编辑方法在ModelSim的主窗口界面，执行“File”→“New”→“Source”→“VHDL”命令，进入ModelSim的VHDL（或VerilogHDL）编辑方式。在ModelSim的编辑方式（source）界面输入十进制加法计数器的VHDL源程序，并用cnt4m.vhd为文件名，存入用户自己的工程文件夹中。进入ModelSim编辑方式的界面2021/6/326ModelSim编辑方式的界面2021/6/3272.ModelSim编译方法完成源程序的编辑后，在ModelSim编辑方式窗口执行“Tools”→“Compile”命令，在弹出的编译HDL源文件（CompileHDLSourceFile）对话框中，按“Compile”按钮，即可对源程序进行编译，编译成功后，cnt10m的设计实体就会出现在work库中。ModelSim的编译方式界面2021/6/3283.ModelSim仿真方法ModelSim仿真包括装载设计文件、设置激励信号和仿真等操作过程。（1）装载设计文件执行“Simulate”→“Simulate…”命令，在弹出的仿真文件装载对话框中，用鼠标将work库中的cnt10m点黑选中，然后按“Add”键，再按“Load”键，即可完成设计文件的装载，此时工作区会出现“Sim”标签，表示装载成功。2021/6/329设计文件装载对话框2021/6/330（2）设置仿真激励信号执行“View”→“Signals”命令，打开信号（Signals）窗口，经过装载的十进制加法计数器设计电路的复位输入端clr、时钟输入端clk和输出端cnt已在窗口内。ModelSim的信号窗口2021/6/331将ModelSim信号（Signal）窗口中的复位输入信号clr用鼠标点亮选中后，执行“Edit”→“force…”命令，在弹出的被选信号激励（ForceSelectedSignal）对话框中将“Value:”中的数值改写为1，则为clr当前赋1值。另外，“DelayFor:”中的值是信号赋值前的延迟时间，“CanceiAfter:”中的值是仿真取消后的值，这两个参数一般可以不填。被选激励信号的值确定后，按“OK”键结束Force赋值操作。为clr赋值的对话框2021/6/332将ModelSim的Signal窗口中的时钟输入信号clk用鼠标点亮选中后，执行“Edit”→“Clock…”命令，在弹出的定义时钟（DefineClock）对话框中，时钟信号的主要参数基本设置好，其中“Period”参数是时钟的周期，已经预先设置为100标准单位；“Duty”参数是时钟波形的高电平持续时间，已经预先设置为50个标准单位，表示预先设置的Clock的占空比为50％，即方波。另外，“offset”参数是补偿时间，“Cancel”参数是取消时间。Clock设置完毕后按“OK”键确定。定义时钟对话框2021/6