您好,欢迎访问三七文档
当前位置:首页 > 高等教育 > 工学 > 集成电子技术基础教程 第二篇第1章(2)
集成电子技术基础教程LDC第二篇数字电路和系统第一章数字逻辑基础集成电子技术基础教程LDC第一章数字逻辑基础2.1.1数制、码制及相互间的转换2.1.2逻辑代数2.1.3逻辑代数化简2.1.4逻辑功能的硬件语言描述集成电子技术基础教程LDC2.1.1数制、码制及相互间的转换一、数制及相互间的转换1)(nmiiirrKN任意进制数:数制转换二、八、十六进制数之间的转换十进制数转换为r进制数r进制数转换为十进制数整数部分—除r取余小数部分—乘r取整十进制r进制集成电子技术基础教程LDC二、编码二—十进制编码(有权码、无权码)循环码字符代码三、机器数的表示原码、反码和补码集成电子技术基础教程LDC2.1.2逻辑代数一、三种基本逻辑“与”逻辑“或”逻辑“非”逻辑复杂逻辑关系异或、同或与非、或非、与或非集成电子技术基础教程LDC1.基本运算定律二、逻辑运算定律、公式及规则八个基本定律2.常用公式BABAAAABACABACBCABACABAFEDCBCABABABABABA对偶规则反演规则3.运算规则01+·01+·原变量反变量集成电子技术基础教程LDC1.逻辑问题的五种表示方法三、逻辑函数的表示真值表函数式逻辑图波形图卡诺图2.逻辑函数的标准“与-或”表达式由最小项之和组成3.逻辑函数的标准“或-与”表达式由最大项之积组成iimM集成电子技术基础教程LDC2.1.3逻辑函数化简BACABACACAABB)AC)((ACAABL同一个逻辑函数可以有多种表示形式:用“与-或”门实现的“与-或”表达式用“与非”门实现的“与非-与非”表达式用“或非”门实现的“或非-或非”表达式用“与或非”门实现的“与或非”表达式其中第一种表达式是最基本的形式,其它式子都可由它变换而来。用“或-与”门实现的“或-与”表达式集成电子技术基础教程LDC逻辑函数化简就是使一个最初的逻辑函数经过化简后得到式中的“与”项变量最少、“或”项项数最少的逻辑函数式,从而使组成的逻辑电路最简(门数和每门的输入端数最少)。一、逻辑函数的代数法化简代数法化简依据逻辑代数的定律,常用公式和运算规则进行;采用的方法有:吸收法、配项法、合并法、消去集成电子技术基础教程LDC解:该式子在提出公共变量B之后,应用了吸收法和消去法使式子达到最简。=B【例2.1.3】化简下列函数为最简的“与-或”表达式:Z1(A,B,C,D)=ABCD+ABD+BCD+ABC+BD+BCZ1(A,B,C,D)=ABCD+ABD+BCD+ABC+BD+BC=B(ACD+AD+CD+AC+D+C)集成电子技术基础教程LDC【例2.1.4】化简下列函数为最简的“与-或”表达式:Z2(A,B,C,D)=AB+AB+AC+BD+ACEF+BEF+DEFG解:该例应用了合并法和冗余项法Z2(A,B,C,D)=AB+AB+AC+BD+ACEF+BEF+DEFG=A(B+B+CEF)+AC+BD+BEF+DEFG=A+AC+BD+BEF=A+C+BD+BEF集成电子技术基础教程LDC【例2.1.5】代数法化简无固定步骤可遵循,具有一定的试探性。对最后的化简结果,有时难以肯定是合理的,它在很大程度上取决于设计者对逻辑代数的熟悉程度。DCBACDCBBAACE)(DCBDBCAE)(DCBDBCAE)(DCBDBCEAEDCBEAEDCBEEACDECBEDCBBEAACEEDCBAZ),,,,(3集成电子技术基础教程LDC二、逻辑函数的卡诺图化简卡诺图:由2n个小方块组成的方块图;每个小方块代表一个最小项;相邻二个小方块所代表的二个最小项仅差一个变量不同,其它都相同(逻辑上称相邻性)。用方格图来描述逻辑函数,由于该方法由卡诺首先提出,所以把方格图称为卡诺图。集成电子技术基础教程LDC二变量卡诺图集成电子技术基础教程LDC三变量卡诺图集成电子技术基础教程LDC四变量卡诺图五变量卡诺图集成电子技术基础教程LDC逻辑函数的卡诺图表示将一个表达式用标准的“与-或”表达式(最小项之和式)表示后,根据式中的最小项,在卡诺图的对应小方块中填上该最小项的值“1例:将函数用卡诺图表示出来。(,,)LABCACBC解:将函数化成最小项之和式:ABCCBABCABCACCBAfL),,(画出三变量卡诺图,将三个最小项相应的小方格中填“1”,其它填“0”即可。集成电子技术基础教程LDC卡诺图化简逻辑函数的依据是利用卡诺图中相邻方块所代表最小项的相邻性,用画包围圈的方法把相邻的小方块合并成一个大方块,消去变量。CD000111100001m0m1m3m2m4m5m7m6AB1110m13m15m14m9m11m10m12m8m0与m1结合(画包围圈)ABCDABCDABCABCDABCDACDABCDABCDABDABCDABCDABDm0与m4结合(画包围圈)m1与m3结合(画包围圈)m0与m2结合(画包围圈)以四变量卡诺图为例,集成电子技术基础教程LDCCD000111100001m0m1m3m2m4m5m7m6AB1110m13m15m14m9m11m10m12m8m1m3m9m11结合,13911mmmmBDm0m2m8m10结合,02810mmmmBD•包围小方格结合最小项时,其结果是消去包围圈中不同的变量,保留相同的变量。•画包围圈应将2n个相邻小方块合并成一个大方块进行,得到的“与”项将消去n个变量。m4m5m12m13结合,CBmmmm131254四变量全部十六个最小项包围在一起,结合成一项,其函数值为1。结论:集成电子技术基础教程LDC【例2.1.6】用卡诺图化简函数Z1(A,B,C,D)=∑m(1,3,4,5,6,7,9,12,14,15)CD00011110000101101111AB111001110010画出四变量卡诺图,画包围圈后得到四项化简后的“与”项。解:BDBCADBCDZ1(A,B,C,D)=集成电子技术基础教程LDC【例2.1.7】用卡诺图化简函数CD00011110000110111110AB111001101101画出四变量卡诺图,结合最小项画包围圈。DBACBADCBDACBCDCBDCBAZ),,,(2解:CBADBCDACDCBAZ),,,(2集成电子技术基础教程LDC【例2.1.8】化简逻辑函数Z3(A,B,C,D)=∑m(3,4,6,7,10,13,14,15)CD00011110000100101011AB111011100100先画出四变量卡诺图,再画包围圈解:ACDABDABDACD),,,(3DCBAZ集成电子技术基础教程LDC卡诺图化简时的一般原则和规律包围圈越大,消去变量越多,但只能对2n个相邻小方块可以被重复包围(利用的是重叠律),但每一个包围圈至少应有一个小方块未曾被包围过;包围卡诺图中“1”的小方块,得到原函数的最简“与-或”表达式,进而可得到最简的“与非-包围卡诺图中“0”的相邻小方块,得到最简的“或-与”表达式,进而可得到“或非-或非”最简式,可全部用“或-非”门组建电路。集成电子技术基础教程LDC【例2.1.9】BC000111100100101110A求Z(A,B,C)=AB+BC+AC的最简与-或表达式、最简与非-与非表达式、最简或与表达式。解:画出三变量卡诺图包围“1”得原函数:包围“0”得反函数:BCBACBAZ),,(BCBABCBACBAZ),,(利用反演规则,得最简与非-与非表达式:CBBACBAZ),,(利用反演规则,得最简或与表达式:))((),,(CBBACBAZ集成电子技术基础教程LDC三、具有约束的逻辑函数的化简在许多逻辑问题中,逻辑变量与逻辑结果之间存在着某种限制、制约和约束的关系。如十字路口交通信号控制灯和汽车通行之间的关系,红、绿、黄三只灯中不允许同时有二只或二只以上的灯亮。令灯亮为“1”,暗为“0”,机动车Z通行为“0”,停止为“1”。其中ABC、ABC、ABC、ABC组合是不允许出现的,这些项的取值与函数的结果无关。所以,这些项称为无关项、约束项或任意项。×111×110×0110010×101110010010000ZCBAZCBA集成电子技术基础教程LDC具有约束条件的逻辑函数的表示方法0),,(ABCCABCBABCACBACBACBAfZZ=∑m(1,4)+∑d(3,5,6,7)方法1:方法2:具有约束条件的逻辑函数化简在具有约束条件的逻辑函数化简中,应当充分利用约束项。为使化简后函数最简,可把约束项作“1”处理,也可作“0”处理。集成电子技术基础教程LDC【例2.1.10】化简具有约束项的逻辑函数为最简的“与-或”表达式:Z=f(A,B,C,D)=∑m(2,3,4,5,9,10,12,15)+∑d(0,1,6,11,13)解:画出四变量卡诺图,约束项代表的小方块用“×”表示。利用了m13和m11两个约束项后,得到最简的“与-或”式CD000111100001×11110AB1110×101×110××显然,这是将约束项m11、m13当作“1”,而m0、m1、m6当作“0”处理的结果。ADCBCBZ集成电子技术基础教程LDC2.1.4逻辑功能的硬件语言描述一、硬件语言描述(HDL)简述常用设计方法(适用于小规模数字电路)根据设计要求确定输入、输出逻辑变量;利用真值表、卡诺图等描述方法求出并简化逻辑函数;选择合适的门电路或中小规模集成电路进行综合,得到逻辑电路图。逻辑函数简化烦琐,容易出错;逻辑综合要求设计者熟悉各种现有数字器件,并且要反复凑试。对于规模较大的电路,则设计难度更大。集成电子技术基础教程LDCEDA设计方法(适用于ASIC、PLD)根据设计要求确定输入、输出逻辑变量;利用硬件描述语言(HDL,HardwareDescriptionLanguage)描述电路的逻辑功能;利用HDL编译器,实现逻辑函数的简化、功能仿真分析;利用EDA厂商提供的综合器,将HDL设计装配到ASIC、PLD中,完成电路设计。可见,设计过程符合人的思维习惯,HDL语言提供各个层次(系统级、门电路级、晶体管级等)逻辑功能的描述。可以说是硬件电路的“软化”,或说成是用软件设计代替硬件设计。集成电子技术基础教程LDC常见HDL语言ABEL-HDL语言随着PLD器件的发展而发展起来的硬件描述语言语法简单,描述简练不适合大型数字系统的设计,一些规模较大的PLD生产厂商的开发软件不支持该语言的设计输入支持各种低密度的PLD器件,同时支持多种高密度PLD器件集成电子技术基础教程LDCVHDL语言随着ASIC器件的发展而发展起来的VHDL语言是目前标准化程度最高的一种硬件描述语言VHDL语言得到了众多EDA厂商的支持非常适合大型系统级数字系统的设计IEEE于1987年将VHDL确定为第一个硬件语言标准,即IEEE1076-1987,1993年修订为IEEE1076-1993集成电子技术基础教程LDCVerilog语言IEEE于1995年制订了VerilogHDL1364-1995标准VerilogHDL特别适合门电路级、算法级数字系统的设计广泛应用于ASIC器件和PLD器件的开发Verilog语言更易于学习和掌握Verilog语言的源代码要比VHDL语言的源代码简洁得多集成电子技术基础教程LDC二、硬件语言描述举例【例2.1.10】已知一个四位二进制数A4A3A2A1,试设计一个判别电路,当输入大于等于2、小于等于10时,输出为逻辑1,其余为逻辑0。解:(1)传统设计描述法1232343424AAAAAAAAAAZ用卡诺图表示,逻辑式为:集成电子技术基础教
本文标题:集成电子技术基础教程 第二篇第1章(2)
链接地址:https://www.777doc.com/doc-8598265 .html