1可编程逻辑器件基础总结

一、可编程逻辑器件基础大规模可编程器件技术一、可编程逻辑器件基础1.可编程逻辑器件(PLD)的定义2.PLD的基本原理与结构3.PLD的发展历程4.PLD的分类5.低密度PLD的原理与结构6.CPLD的原理与结构7.FPGA的原理与结构8.FPGA/CPLD器件的配置9.FPGA/CPLD器件概述1.可编程逻辑器件的定义可编程逻辑器件(PLD,ProgrammableLogicDevice)PLD是厂家作为一种通用型器件生产的半定制电路，用户利用软、硬件开发工具对器件进行设计和编程，通过更改器件内部逻辑单元和连接结构，从而实现所需要的逻辑功能。2.PLD的基本原理与结构（一）任何组合逻辑均可化为“与或”表达式，从而用“与门-或门”的电路来实现任何时序电路可由组合电路加上存储元件（触发器）构成从原理上说“与或”阵列加上寄存器的结构就可以实现任何的数字逻辑电路PLD器件采用与或阵列加上可灵活配置的互连线实现基本原理2.PLD的基本原理与结构（二）“与阵列”和“或阵列”为主体，实现各种逻辑函数和逻辑功能输入缓冲：增强输入信号的驱动能力；产生输入信号的原变量和反变量；输出缓冲：对输出信号进行处理，能输出组合逻辑信号和时序逻辑信号。输出缓冲一般含有三态门、寄存器单元。PLD的基本结构3.PLD的发展历程（一）熔丝编程的PROM和PLA器件（70年代中期）PAL器件AMD公司GAL器件Lattice公司（80年代初）EPLD器件80年代中Altera公司CPLD器件EPLD的改进型FPGA器件1985年Xilinx公司内嵌复杂功能模块的SoPC3.PLD的发展历程（二）PROM(可编程只读存储器)EPROM(紫外线可擦除存储器)E2PROM(电可擦除存储器)PLA(可编程逻辑阵列）PAL(可编程阵列逻辑)GAL(通用阵列逻辑)CPLD(复杂可编程逻辑器件)FPGA(现场可编程门阵列)4.PLD的分类（一）1）按集成度分一般将GAL22V10（500门~750门）作为简单PLD和复杂PLD的分水岭4.PLD的分类（二）简单PLD(SPLD)也称低密度PLD(LDPLD)结构简单，成本低、速度高、设计简便，但其规模较小(通常每片只有数百门)，难于实现复杂的逻辑。按编程部位分类LDPLD分类与阵列或阵列输出电路可编程类型可编程只读存储器PROM固定可编程固定半场可编程可编程逻辑阵列PLA可编程可编程固定全场可编程可编程阵列逻辑PAL可编程固定固定半场可编程通用阵列逻辑GAL可编程固定逻辑宏单元（OLMC）半场可编程4.PLD的分类（三）分类结构形式类型可擦除可编程逻辑器件(EPLD)与或阵列阵列型复杂可编程逻辑器件(CPLD)与或阵列阵列型现场可编程门阵列(FPGA)门阵列单元型复杂PLD也称高密度PLD(HDPLD)4.PLD的分类（四）2）按照可以编程的次数分：一次性编程器件（OTP，OneTimeProgrammable）可多次编程器件OTP类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。4.PLD的分类（五）3）按编程元件和编程工艺分类(1)熔丝（Fuse）(2)反熔丝（Antifuse）编程元件(3)紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，(EEPROM、快闪存储器（FlashMemory）），如多数CPLD(5)静态存储器（SRAM）结构，如多数FPGA非易失性器件易失性器件5.低密度PLD的原理与结构基本ROM单元可编程连接线即（熔丝），类似于保险丝，但通过大电流时熔断缓冲器与门或门5.低密度PLD的原理与结构（一）常见逻辑符号表示方法缓冲器与门或门5.低密度PLD的原理与结构（二）SPLD包括：PROM、PLA、PAL、GAL“与或”阵列为基本结构，通过编程改变“与阵列”和“或阵列”的内部连接来实现不同的逻辑功能。5.低密度PLD的原理与结构（三）1）PROM的结构阵列规模大、速度低，主要作为存储器用5.低密度PLD的原理与结构（四）PROM与阵列固定或阵列可编程输出固定5.低密度PLD的原理与结构（五）用PROM实现半加器逻辑110FAA01010FAAAA5.低密度PLD的原理与结构（六）2）PLA的基本结构与阵列可编程或阵列可编程输出电路固定阵列规模小，编程复杂5.低密度PLD的原理与结构（七）3）PAL的基本结构与阵列可编程或阵列固定输出电路固定熔丝编程，双极性工艺，输出端含宏单元（有触发器）速度快，编程灵活第一个得到广泛应用的PLD5.低密度PLD的原理与结构（八）4）GAL的结构可实现PAL的所有功能PAL是PROM熔丝工艺，为一次编程器件，而GAL是EEPROM工艺，可重复编程PAL的输出是固定的，而GAL用一个可编程的输出逻辑宏单元（OLMC）做为输出电路。GAL比PAL更灵活，功能更强，应用更方便，几乎能替代所有的PAＬ器件5.低密度PLD的原理与结构（九）GAL22V10的结构（局部）5.低密度PLD的原理与结构（十）GAL22V10的OLMC结构通过S1和S0控制输出是低电平有效还是高电平有效、是组合逻辑输出还是寄存器输出S1和S0可通过编程控制6.CPLD的原理与结构（一）前面所述PROM、PLA、PAL、GAL器件都属于低密度器件，而EPLD、CPLD和FPGA都属于高密度器件。在低密度器件中，只有GAL还在使用，主要用在中、小规模数字逻辑方面。现在的可编程逻辑器件以大规模、超大规模集成电路工艺制造的CPLD、FPGA为主。6.CPLD的原理与结构（二）CPLD是阵列型高密度可编程控制器，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。基本由三部分组成：宏功能模块I/O控制块连线阵列6.CPLD的原理与结构（三）CPLD的结构图6.CPLD的原理与结构（四）⑴宏功能模块，也称宏单元每个宏单元由以下几个功能块组成：逻辑阵列（可编程的与阵列、固定的或阵列）可编程寄存器数据选择器异或门、三态门等宏单元可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项。6.CPLD的原理与结构⑴宏功能模块6.CPLD的原理与结构（五）每个I/O可被独立的配置为输入、输出或双向摆率控制⑵I/O控制块I/O控制块的作用是以合适的电平（如TTL，CMOS，ECL，PECL或LVDS）把内部信号驱动到CPLD器件的外部引脚上，或将外部来的信号送到器件内部。6.CPLD的原理与结构⑶连线阵列将信号从器件的各个部分传递到器件的其他部分信号通过芯片的延迟时间可确定6.CPLD的原理与结构（六）Altera公司MAX7000S器件的内部结构6.CPLD的原理与结构（七）Altera公司MAX7000S器件的宏单元结构6.CPLD的原理与结构（八）Lattice公司的CPLD器件万能逻辑块（GLB）全局布线区（GRP）输出布线区（ORP）输入/输出单元（IOC）7.FPGA的原理与结构（一）1985年由Xilinx公司首家推出单元型可编程逻辑器件，其内部由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。主要的FPGA/CPLD厂商：XilinxAlteraLatticeActel（已被MicroSemi收购）7.FPGA的原理与结构（二）优点：密度高、编程速度快、设计灵活和可再配置等工作特点：1.功能由逻辑结构的配置数据决定；2.工作时配置数据存放在片内的SRAM上；3.工作前需要从芯片外部加载配置数据；4.配置数据存储在片外的EPROM、E2PROM等设备中；5.可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。7.FPGA的原理与结构（三）FPGA的基本结构：可编程逻辑模块CLB输入／输出模块IOB互连资源IR7.FPGA的原理与结构（四）FPGA的基本结构（以Xilinx公司的为例）7.FPGA的原理与结构（五）⑴可编程逻辑模块CLB•FPGA的基本结构单元•可以实现逻辑函数•可以配置成RAM•函数发生器、数据选择器、触发器和信号变换电路等组成XC4000器件的CLB结构7.FPGA的原理与结构（六）查找表（Look-Up-Table)的原理与结构查找表（Look-Up-Table)简称为LUTLUT本质上就是一个RAM，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。目前FPGA中多使用4输入的LUT7.FPGA的原理与结构（七）7.FPGA的原理与结构（八）4输入与门实际逻辑电路LUT的实现方式a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010....0...01111111111⑵可编程输入／输出模块(IOB)提供了器件引脚和内部逻辑阵列的接口电路。每一个IOB控制一个引脚(除电源线和地线引脚外)，将它们可定义为输入、输出或者双向传输信号端。7.FPGA的原理与结构（九）7.FPGA的原理与结构（十）⑶可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关。连线通路的数量与器件内部阵列的规模有关，阵列规模越大，连线数量越多。互连线按相对长度分为单线、双线和长线三种。Altera公司Cyclone器件的LE结构（普通模式）7.FPGA的原理与结构（十一）FPGA与CPLD的区别（一）①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。③FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。FPGA与CPLD的区别（二）④在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。⑤CPLD保密性好,FPGA保密性差。⑥一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。FPGA与CPLD的区别（三）FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易失性，需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如AlteraStratix系列。CPLD基于EEPROM工艺，集成度低，以MicroCell（包括组合部分与寄存器）为基本单元。具有非易失性，可以重复写入。在粘合逻辑、地址译码、简单控制、FPGA加载等设计中有广泛应用，如AlteraMAX3000A系列。FPGA与CPLD的区别（四）尽管FPGA和CPLD在硬件结构上有一定的差异，但是对用户而言，FPGA和CPLD的设计流程是相似的，使用EDA软件的设计方法也没有太大的差别。设计时，需根据所选器件型号充分发挥器件的特性就可以了。8.FPGA/CPLD器件的配置（一）未编程前先焊接安装减少对器件的触摸和损伤不计较器件的封装形式系统内编程--ISP样机制造方便支持生产和测试流程中的修改在系统现场重编程修改允许现场硬件升级迅速方便地提升功能ISP功能提高设计和应用的灵活性下载接口引脚信号名称引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGNDUSB-Blaster下载电缆8.FPGA/CPLD器