您好,欢迎访问三七文档
74HC273是一款高速CMOS器件,74HC273引脚兼容低功耗肖特基TTL(LSTTL)系列。74HC273具有八路边沿触发,D型触发器,带独立的D输入和Q输出。74HC273的公共时钟(CP)和主复位(MR)端可同时读取和复位(清零)所有触发器。每个D输入的状态将在时钟脉冲上升沿之前的一段就绪时间内被传输到触发器对应的输出(Qn)上。一旦MR输入电平为低,则所有输出将被强制置为低,而不依赖于时钟或者数据输入。74HC273适用于要求原码输出或者所有存储元件共用时钟和主复位的应用。74HC273的芯片形状以及引脚分布如图1所示:图1各个引脚的作用如下(参照图1说明):引脚符号引脚编号说明-MR1主复位输入(低复位)Qn2,5,6,9,12,15,16,19触发器输出nDn3,4,7,8,13,14,17,18数据输入nGND10地CP11时钟输入(上升沿触发)Vcc20电源电压为了可以清晰地表达它的主要引脚的作用,下面是它的逻辑符号图(图2):图2主要引脚的功能如下所示:操作控制输入输出-MRCPDnQn复位LXXLQ输出HH上升沿HHQ输出LH上升沿LL-MR为高的使能所用的触发器,Dn脚的输入会在CP的上升沿触发后传送给对应的Qn输出脚为了更好的理解,我们来看一下它的内部原理图(图3):图374HC273是由8个触发器组成,而-MR和CP脚共同管理着这8个触发器。GP710的74HC273使用示例:这里的CP脚即CLK是由PIO_nWE3接口控制的。而-MR由于电容充电的效果它会一直是高电平,即激活状态。例如我们想让16(Q7)脚输出为低的话,下表所示为符合条件的引脚输入输出情况:输入输入输出CLKD7Q7(需要输出为低)上升沿LL
本文标题:74HC273
链接地址:https://www.777doc.com/doc-1392818 .html