媒体DSP处理器验证平台的研究与开发

浙江大学硕士学位论文媒体DSP处理器验证平台的研究与开发姓名：赵兴亮申请学位级别：硕士专业：电路与系统指导教师：严晓浪20060509媒体DSP处理器验证平台的研究与开发作者：赵兴亮学位授予单位：浙江大学参考文献(47条)1.参考文献2.杨之廉.申明超大规模集成电路设计方法学导论19993.ZorianYTestrequirementsforembeddedcore-basedsystemsandIEEEP150019974.ZorianY.MarinissenEJ.DeySTestingembedded-core-basedsystemchips19995.BricaudPJIPreusecreationforsystem-on-a-chipdesign,CustomIntegratedCircuits19996.MichaelKeating.PierreBricaudREUSEMETHODOLOGYMANUAL:forSystem-on-a-ChipDesign19997.蔺建文正在崛起的中国集成电路产业8.HenryChang.LarryCooke.MerrillHuntSurvivingtheSOCRevolution:aguidetoplatform-baseddesign19999.PeetJamesARecipeforMulti-MillionGateASICVerication10.岳虹.沈立.戴葵.王志英DSP处理器和通用处理器的比较[期刊论文]-计算机科学2005(3)11.BhatnagarHAdvancedASICChipSynthesis200012.BreedloveJRAnEmergingIndustryStandardforGeo-sciencesDataExchange[SPE24425]199213.PetersonGDPredictingtheperformanceofSoCverificationtechnologies200014.ITRSInternationaltechnologyroadmapforsemiconductors200315.韩雁专用集成电路设计技术基础200016.CilettiMDModellingsynthesisandrapidprototypingwiththeVerilogHDL199917.查看详情200218.AcceleratingConcept-to-RTLSystem-on-ChipDesigns200219.MBenjaminAStudyinCoverage-DrivenTestGeneration199920.AAharon.DGoodmanTestProgramGenerationforFunctionalVerificationofPowerPCProcessing199521.JShen.JAbrahamARTLAbstractionTechniqueforProcessorMicroarchitectureValidationandTestGeneration2000(06)22.FaylorS.QuinnMFunctionalverificationofamultipleissue,out-of-ordersuperscalaralphaprocessor-TheDECalpha21264microprocessor199823.IwashitaH.KowatariS.NakataTAutomaticprogramgeneratorforsimulation-basedprocessorverification199424.WashitaH.akataT.HiroseFBehavioraldesignandtestassistanceforpipelinedprocessors199225.RayTrunerSystem-LevelVerification-aComparisonofApproaches,RapidSystemPrototyping199926.DavidDempster.MichaelStuartVerificationMethodologyManual200227.PcanerarI.ReddyLN.ReddySMCompactest:amethodtogenerationcompacttestsforcombinationalcircuits1993(07)28.BiedermanDAnoverviewonwritingaVHDLtestbench-SystemTheory199729.RowsonAHardware/softwareco-simulation199430.AHabibiFormalmodelingoftheADSP-2100processorusingHDL200231.ABernstein.MBuaon.FGhenassiaHowtoBridgetheAbstractionGapinSystemLevelModelingandDesign200432.AkgulT.KuacharoenP.MooneyVADebuggerRTOSforEmbeddedSystems200133.IEEEStd1149.1-1990.IEEEStandardTestAccessPortandBoundary-ScanArchitecture199334.Dae-YoungJung.Sung-HoKwak.Moon-KeyLeeReusableembeddeddebuggerfor32bitRISCprocessorusingtheJTAGboundaryscanarchitecture200235.GonzalesDRToolReusableforDSPSystemEmulationandBoardProductionTesting199636.IngeolChun.ChaedeokLimES-debugger:theflexibleembeddedsystemdebuggerbasedonJTAGtechnology200537.IntelStrataFlash(R)Memory(J3)Datasheet38.中天微系统有限公司媒体DSP处理器Spock文档39.PattersonDA.HennessyJLComputerArchitecture:AQuantitativeApproach199640.CuadradoDLAplatform-basedcomparisonbetweenadigitalsignalprocessorandageneral-purposeprocessorfromanembeddedsystemsperspective200241.KuhnTAframeworkforobjectorientedhardwarespecification,verification,andsynthesis200142.JanickBergeronWritingTestbenches:FunctionalVerificationofHDLModels200243.JanMRabaey数字集成电路--设计透视200444.张宇弘.何乐年.严晓浪.汪乐宇基于SOC典型结构的系统验证环境[期刊论文]-微电子学2003(2)45.DSP芯片技术背景与市场价值2005(05)46.EyreJ.BierJTheevolutionofDSPprocessors200047.MohammedHawana.RindertSchuttenTestbenchDesign:ASystematicApproach相似文献(10条)1.学位论文余巧艳数字信号处理器的流水结构设计及验证研究2005虽然随着生产工艺的进步,32位定点DSP处理器的市场比重逐渐增加,但是根据统计,目前销售的DSP处理器80％以上仍属于16位定点DSP处理器.由此可见16比特的定点DSP处理器仍拥有较大的市场,尤其是在对于成本和功耗敏感的应用场合更有其优势.在浙江省重大科技计划支持下,我们开发了16位定点数字信号处理器MediaDSP1601.本文作为部分研究成果,着重探讨了16位定点DSP处理器的流水结构设计,解决了采用深度压缩指令集的DSP处理器竞争检测和消除问题,和开发了功能仿真验证平台.基丁IP核的DSP处理器设计可以很有效得缩短处理器的开发周期,但是这些IP核的有效利用和控制成为一大难点.本文提出的集中控制分散响应的DWC策略以流水级扩展为例,说明DWC策略有利于流水结构设计的快速调整,基核顶层模块的代码修改率仅为0.90％,流水控制单元的代码修改率也只有4.31％.而且,DWC策略还有效地均衡了流水控制单元对各个流水级的控制延时,控制信号延时的方筹仅为0.1145.DSP处理器引入流水结构不可避免地会导致各种竞争问题的出现,使得处理器无法达剑理想的CPI值.为了开发处理器的并行性和减少存储空间,DSP处理器采用了深度压缩指令集,但是这类指令集将加剧流水结构竞争的出现频率.基丁对深度压缩的指令进行特点分析,结合深度压缩指令较规整指令难丁作数据相关性检测的特点,本文提出了一种分类检测数据竞争检测方法,它在分层译码和旁路电路作辅助下,按指令的功能进行并行分类检测.实验结果证明这种方法不仅能及时检测出数据竞争,产生流水线停顿信号,能准确定位出产生数据竞争的指令类型,而且比全译码后作数据竞争检测速度提高了18.89％.随着DSP处理器的功能越来越强大,设计的复杂度越来越高,相应的验证也就越来越困难.本文介绍了一种软硬件协同仿真的DSP处理器验证平台.这个验证平台由指令集全集完备性测试子平台、代码高覆盖率测试子平台、形式验证子平台和基于FPGA的硬件仿真子平台组成.指令集全集完备性测试子平台采用了分解指令格式,遍历指令树的方法,保证该平台产生的测试程序能够以最小的测试欠量验证所有合法的指令,实验结果证明这些测试程序的StatementCoverage接近于100％.基丁状态机遍历的验证方法代码高覆盖率测试子平台,专门针对流水结构DSP处理器的流水机制和复杂的流水控制单元,通过衡量测试程序的状态机覆盖率,来确保对流水结构的充分的验证.实验结果证明用这种方法生成的测试程序有100％的状态机覆盖率,是DSP常用应用程序的4.2~6.9倍,相应的statementcoverage和branchcoverage达剑了89％和93％,均高丁其他的应用程序.形式验证子平台保证了经过逻辑综合和物理综合后的网表与RTL代码描述网表的功能上一致性.基丁FPGA的硬什仿真子平台,从物理上验证了设计的正确性,为一次流片成功作了最后一道验证,大大减少了流片的风险.四个验证子平台紧密结合,进一步提高了验证的完备性,自动性和可靠性.本文的各种设计思想被成功地应用到由浙江省重大科技计划支持的16位定点数字信号处理器MediaDSP1601的开发中,其频率性能完全达到指标.经芯片流片后测试证明,该DSP处理器的架构设计的正确性和可靠性,验证平台的灵活性和全面性.2.期刊论文吴皓.刘鹏.王维东.蔡钟.姚庆栋.WUHao.LIUPeng.WANGWei-dong.CaiZhong.YAOQing-dong媒体处理器软硬件协同仿真验证平台-浙江大学学报（工学版）2005,39(3)为了加快媒体处理器设计的软硬件协同仿真速度,基于可配置平台的软硬件协同设计方法,建立了一个通用媒体处理器的软硬件协同仿真和验证平台.该平台由可配置的硬件子平台和软件子平台组成,通过平台的配置性和重用性来进行媒体处理器设计的验证.采用此平台进行了32位媒体数字信号处理器MediaDSP3200的功能验证和应用程序开发.实验结果表明,该平台加快了媒体处理器设计的仿真验证过程,与硬件描述语言(HDL)软件仿真器相比,平台仿真速度快7～15万倍;利用软件子平台对硬件子平台的控制,实现了硬件仿真验证中难以