合肥工业大学-数字逻辑实验报告

数字逻辑实验报告姓名:学号：班级：指导老师：实验时间：实验一基本逻辑门、数据选择器、译码器、全加器实验一、实验目的1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。3．熟悉数据选择器的逻辑功能。4．熟悉译码器的工作原理和使用方法。5．设计应用译码器的电路，进一步加深对它的理解。6．学习用中规模集成电路的设计方法。二、实验所用器件和仪表1．二输入四与非门74LS001片2．二输入四或非门74LS281片3．二输入四异或门74LS861片4．双4选1数据选择器74LS1531片5．双2-4线译码器74LS1392片6．万用表7．示波器8．实验箱三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。4．掌握全加器的实现方法。用与非门74LS00和异或门74LS86设计一个全加器。5．测试74LS153中一个4选1数据选择器的逻辑功能。6．测试74LS139中一个2-4译码器的逻辑功能。7．用2-4线译码器74LS139和与非门74LS00实现逻辑函数。四、实验原理1、74LS00芯片：74LS00芯片中包含4个二与非门2、74LS28芯片：74LS00芯片中包含4个二或非门3、74LS86芯片：74LS86含有4个异或门A1~A4B1~B4输入端Y1~Y4输出端4、74LS153芯片：里数据选择端（AB）为两组共用，按二进制译码，以供两组从各自的4个数据（1C0――1C3，2C0――2C3）中分别选取1个所需的数据。只有在两组各自的选通端（1G、2G）为低电平时才可选择数据。A、B选择输入端1C0～1C3、2C0～2C3数据输入端1G、2G选通输入端（低电平有效）1Y、2Y数据输出端5、74LS139：当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139还可作数据分配器。A、B译码地址输入端G1、G2选通端（低电平有效）Y0～Y3译码输出端（低电平有效）五、实验步骤1．测试74LS00逻辑关系接线图及测试结果（与非门）图1.1测试74LS00逻辑关系接线图表1.174LS00真值表2.测试74LS28逻辑关系接线图及测试结果（或非门）图1.2测试74LS28逻辑关系接线图表1.274LS28真值表3．测试74LS86逻辑关系接线图及测试结果（异或门）输入输出引脚1引脚2引脚3LLHLHHHLHHHL输入输出引脚2引脚3引脚1LLHLHLHLLHHL图1.3测试74LS86逻辑关系接线图表1.274LS68真值表4.用与非门74LS00和异或门74LS86设计一个全加器真值表：ABCISCO0000000110010100110110010101011100111111函数：S=A⊕B⊕CICO=AB+(A⊕B)CI集成电路：5.74LS153实验接线图和74LS153真值表（4选1数据选择器）4个数据输入引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。变化地址选择引脚A、B和使能引脚G的电平，产生不同的组合。观测并记录每种组合下数据选择器的输出波形。Output输出送到示波器上的红色线端，示波器上的黑色线端接地。观察示波器上输出波形和右下方频率的数值。K1、K2和K3是实验箱上3个不同的开关。输入输出引脚1引脚2引脚3LLLLHHHLHHHL图4.174LS153实验接线图表4.174LS153真值表6.4LS139实验接线图和74LS139真值表（2-4译码器）图4.274LS139实验接线图表4.274LS139真值表4个译码输出引脚Y0─Y3接电平指示灯。改变引脚G、B、A的电平，产生8种组合。观测并记录指示灯的显示状态。7.74LS139和74LS00实现逻辑函数FABAB。输入来源于开关，输出送到LED灯上，观察在不同的输入时，灯的亮灭情况）图4.374LS139实现逻辑函数的接线图实验状态记录六、实验总结通过此次实验，验证了TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。了解了在TTL中、小规模集成电路的外型、管脚和使用方法。进一步熟悉数据选择器的逻辑功能、译码器的工作原理和使用方法。在设计全加器电路的过程中，使自己对全加器电路的工作原理有了更深的理解和掌握。但是在实验过程中对一些ABF000011101110芯片的引脚不是很熟悉导致了一些小小的失误。实验二触发器、移位寄存器实验一、实验目的1、掌握基本RS触发器、D触发器、JK触发器的工作原理。2、学会正确使用RS触发器、D触发器、JK触发器。3、熟悉移位寄存器的电路结构及工作原理。4、掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。二、实验所用器件和仪表1、与非门74LS001片2、双D触发器74LS741片3、双JK触发器74LS731片4、四位双向通用移位寄存器74LS1941片5、万用表6、示波器7、实验箱三、实验原理1、74LS00芯片：74LS00含有四个与非门2、74LS74芯片CP1、CP2时钟输入端D1、D2数据输入端Q1、Q2、Q1、Q2输出端CLR1、CLR2直接复位端（低电平有效）PR1、PR2直接置位端（低电平有效）3、74LS73芯片：单独的J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时，输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端J、K的逻辑电平可以允许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据只在时钟脉冲的负沿上被传递到输出端。4、74LS194芯片：当清除端（CLEAR）为低电平时，输出端（QA－QD）均为低电平。当工作方式控制端（S0、S1）均为高电平时，在时钟（CLOCK）上升沿作用下，并行数据（A－D）被送入相应的输出端QA－QD。此时串行数据（DSR、DSL）被禁止。当S0为高电平、S1为低电平时，在CLOCK上升沿作用下进行右移操作，数据由DSR送入。当S0为低电平、S1为高电平时，在CLOCK上升沿作用下进行操作，数据由DSR送入。当S0和S1均为低电平时，CLOCK被禁止。对于54（74）194，只有当CLOCK为高电平时S0和S1才可改变。CLOCK时钟输入端CLEAR清除端（低电平有效）A－D并行数据输入端DSL左移串行数据输入端DSR右移串行数据输入端S0、S1工作方式控制端QA－QD输出端四、实验内容1、设计基本RS触发器并验证其功能。2、验证D触发器功能。3、验证JK触发器功能。4、验证双向移位寄存器74LS194的逻辑功能。五、实验接线图和测试步骤1、实验内容1的接线图和测试步骤（基本RS触发器验证）（5）R=0，S=0，测得Q=1，Q=1。根据触发器的定义，Q和Q应互补，因此R=0，S=0是非法状态。SR触发器真值表如下：输入输出RSQQ00110110100111QQ2、实验内容2的的接线图、测试步骤（D触发器验证）上图是测试D触发器的接线图，K1、K2、K3是电平开关输出，LED0、LED1是电平指示灯，AK1宽单脉冲，1MHz、10MHz是时钟脉冲。左图为单次脉冲的测试，右图为连续脉冲的测试。测试步骤如下：（1）CLR=0，PR=1，测得Q=1，Q=0。（2）CLR=1，PR=1，测得Q=1，Q=0。（3）CLR=1，PR=0，测得Q=0，Q=1。（4）CLR=1，PR=1，测得Q=1，Q=0。（5）CLR=1，PR=1，D=1，CK接宽单脉冲，按按钮，测得Q=0，Q=1。（6）CLR=1，PR=1，D=0，CK接宽单脉冲，按按钮，测得Q=1，Q=0。（7）CLR=1，PR=1，D接1MHz脉冲，CK接10MHz，在示波器上同时观测Q、CLK右图是基本RS触发器接线图。图中，K1、K2是电平开关输出，LED0、LED1是电平指示灯。基本SR触发器的测试步骤及结果如下：（1）R=0，S=1，测得Q=1，Q=0。（2）R=1，S=1，测得Q=1，Q=0。（3）R=1，S=0，测得Q=0，Q=1。（4）R=1，S=1，测得Q=0，Q=1。的波形，观测到Q的波形只在CLK上升沿才发生变化。输入输出PRCLRCLKDQQLHXXHLHLXXLHHHHHLHHLLHHHLXQQ3、实验内容3的的接线图、测试步骤（JK触发器验证）每个芯片的电源和地端要连接。输入来源于开关，输出送到LED灯上，观察在不同的输入时LED灯的亮灭情况。AK1是实验箱下方的手动单脉冲输入端，选用宽脉冲连接，每次用手按一下黑色按钮后松开，就输入一个单脉冲到电路中上图是测试JK触发器的接线图。K2、K3、K4是电平开关输出，LED0、LED1是电平指示灯，AK1是宽单脉冲。74LS73引脚4接+5V，引脚11接地。74LS73只有复位端CLR。（1）CLR=0，测得Q=1，Q=0。（2）CLR=1，J=0，K=0，按宽单脉冲按钮AK1，测得Q=1，Q=0。（3）CLR=1，J=1，L=0，按宽单脉冲按钮AK1，测得Q=0，Q=1。（4）CLR=1，J=0，K=0，按宽单脉冲按钮AK1，测得Q=0，Q=1。（5）CLR=1，J=0，K=1，按宽单脉冲按钮AK1，测得Q=1，Q=0。（6）CLR=1，J=0，K=0，按宽单脉冲按钮AK1，测得Q=1，Q=0。（7）CLR=1，J=1，K=1，按宽单脉冲按钮AK1，测得Q=0，Q=1；再按宽单脉冲按钮AK1，测得Q=1，Q=0。4、实验内容4的接线图（验证双向移位寄存器74LS194）M1M0工作方式LL保持LH右移HH左移HH并入输入输出功能五、实验总结通过此次实验，掌握基本RS触发器、D触发器、JK触发器的工作原理，学会了正确使用RS触发器、D触发器、JK触发器，熟悉移位寄存器的电路结构及工作原理，初步掌握了中规模集成移位寄存器74LS194的逻辑功能及使用方法。实验四计数器一、实验目的1.熟悉74LS90和74LS163的逻辑功能。2.熟悉计数器的工作原理和方法。3.设计计数器电路，并加深理解。4.掌握计数器的实现方法5.学习用中规模集成电路的设计方法二、实验所用器件和仪表1.异步二—五—十进制加法计数器74LS902.四位二进制计数器74LS1633.试验箱三、实验原理1.74LS90计数器是一种中规模二-五-十进制异步计数器，R01、R02是计数器置0端，同时为1有效；R91和R92为置9端，同时为1时有效；若用A输入，QA输出，为二进制计数器；如B为输入，QB-QD可输出五进制计数器；将QA与B相连，A做为输入端，QA-QD输出十进制计数器；若QD与A输入端相连，B为输入端，电路为二-五混合进制计数器。74LS90的引脚分配图74LS90的结构框图：/CRM1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3L×××××LLLL清零HHH↑××abcdabcd置数HLH↑×HHQ0Q1Q2右移HLH↑×LLQ0Q1Q2右移HHL↑H×Q1Q2Q3H左移HHL↑L×Q1Q2Q3L左移HLL×××Q0Q1Q2Q3保持74LS90异步计数器功能表：2.74LS163是四位二进制计数器。Clock是时钟输入端，上升沿触发计数触发器翻转。允许端P和T都为高电平时允许计数,允许端T为低时禁止Carry产生。同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。74LS163的进位位Carry在计数值等于15时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。74LS163的引脚：74LS163的功能表：四、实验内容1.用74LS90构造模5计数器2.用两片74LS163构造模37计数器五、实验接线图和测试步骤1.使用74LS90的复位