基于VerilogA行为描述模型的PLL系统设计

!#$%&’%#()*+,-../0#%1+*/%203(+4056+1%57#(*)8%4(5+)!9!#!$%&!’$()*+($&!,%&-./#.0%&-!1$&-2$3456763,45&$38&8,$,9,6:$%&#&$;648$,:$%&#$%%#$=0$&%9:#$40;$&’()’*+*),(+-.,-)./01(+-2/3!4567*+(-8,+/9:)(9*89*,/;!9/89(.-38=(,’/9/0*8*2/3)-+):-,.*.(9/81(+-2/3!4(’*?-/+*2=/9(2.-.;+/;/.(9@AB,’-.=(,’/9*C77)/8,*-8(9*1DE(’*?-/+*2=/9(2-,’)(8,(+0+(F:(8)B$G%H5I*89*,/!/+9(+;*..-?(0-2,(+-,’):,!/000+(F:(8)BJ%%K%L5I-.-=;2(=(8,(9@&’((’*?!-/+*2=/9(2.*+(?(+-0-(9*89:.(9-8C77.B.,(=.-=:2*,-/8B,’(,//2/0D*9(8)(M;(),+(@%=+41#1(+-2/3!4A(’*?-/+*22(?(21DEC77MB.,(=.-=:2*,-/89??GGG%$GN%1(+-2/3!4C77!#$%%#$1(+-2/3!41(+-2/3!4567MED1DE7CO1(+-2/3!4$G%H5I1DEJ%%K%L5I7COD*9(8)(M;(),+(C771(+-2/3!4&PQ%G4$%%NRSQS%G%%Q%GR%JGQR%NMED4MTDTCMEDU64MEDRC77VM;-)(C77H4&74AG#GG%%QWD’-8(.(X/:+8*2/0U2(),+/86(?-)(.1/2@G#P/@GX:8(@G%%Q!G%%JR$%R$#YWJG%%G44$Z$G$%@$S#SR*9*=#SQ$W[.-8*@)/=$SWGR$S#YR46D\64DMEDI=B’[GWJ@8(,@!#$%&’(%)*+,-./0123%4’5!#$%&’(%)*/#6%%&723801#9:0*;0!&0;8106666+/0123%4’5/0123%4’5/0123%4=5/0123%4’52:8::830)39&39;0=?&:039@!&0;810/0123%4’5+AB/0123%4=5++/0123%4’5,/0123%4’566,C+66D66,,7(/###6/#/#+EF7(G,H,/0123%4’566!#$%&’&!()*+,-./!#!#!0!,!01!,2#,!,3!,!##,!#!#!$1!(4,5!$2#$!67!$8)&!$1!%4,5!%!%!%&9!$1!4,5!$2#$!%!%5*:!%();;!%#$!%!#$3#$1#$!!$8==!#&!##$&!$&1!$&9!#!#!()*+,-6/*:4+8(8*54*?+*:(@A*:4+8(4,:5BC:B5@AD,8+(04,0*:0,B*:?B0*:,B?B0,B(+(4B)*4C+0*:0,B?C)CD(B())(C+CD?13’9E),DF*:E?C)CD(B())(C+4E13&F’FGE),DF*:E?C)CD(B())(C+-C*:1;FFFFFH(I4+8(F’F?C)CD(B()*:B(-()??41;FE),D=*:E)(C+J4?AC5(6+*:?AC5(6:,:+*:*:B(-():D64K4+(5)(C+*:5B6E)(LC:C+,-M(-*:N*:*B*C+65B(?M(-*:J41G6OP#6%Q4E(:8?AC5(6+*:1J4R)(C+B*D(:D64K4+(51?AC5(6+*:G6OP#6%Q?AC5(6+*:1?AC5(6+*:6:D64K4+(5G6OP#6%Q?AC5(6:,:+*:1G6OP#6%Q-C*:*8BD,8!0*:F3FFF’FF’F*8BD,8!0,BS2CD?5*:?AC5(6+*:2?AC5(6:,:.+*:23’9*:5B6E)(L14E2-C*:!0*:M,:865B(?3??4*:5B6E)(L(:8(:8D,8+(!()*+,-6/!#;FGTU!3&FGTU;!!#3’!#3E!#!#&’;!()*+,-6/$%;V&;&W!!#$%&#’$’(’$’$)#’($’($)*$)$’’+,-’+’.*$’$’&’/,01$)&’/,01#’&’2.3!4#$56789:;=8?9@A6?:BCDCB4E8?9@A6A8B?809864EF:A@969018:@C80@C8:@C0@C:@C696?C78?D98:@C+0D7DF6C6776D9901G0:96&!../.H17:F.81+0D7DF6C6776D9901GI67:&J./.H17:F.81+0D7DF6C6776D9901G;D8&’+DD9:;K6;85:@CL(9D09D?6GI058G901GI67:.G901G0:96.+MA6AF:A@96J./.3NI./.3NI!../.3NI’!O:0P:QP:QO:0O:0P:Q$##RDA6?6S06?C76=D9:;MT7:F6C5RU$##$##VMR./),F)$,WRWUSX8F!5RU5RU$##*2$Y#25RU,,5RU5RU’).WNI’/2,5,.ZJ.WNI’,.WNI)!)56789:;=$##!#$%&’()*+,--#./!0,--0,--!,--#./,--,--#./,--,--!1!234&5,--267684&569/.#$%&’()*+:,#./-,#$%&’()*+.;$5$9=$%$,--9/.?(=*@(A5#$%&’()*+?(=*@(A52/#:-5)B)$C$D$%$5$E5B’9F#$%G&(52HIFJ:%E&’’$%?7&$%%K.GG)5$GF#$%&’()*+E9LG$GE&M$;E(;$9&)5’9&4B’&(5.F:5N5($7J112FO(G(5FPQFQB0;$%E(;$’&5)5;9&4B’&(5(DR&$%&5,7G$*-(S$;-((=G.F:5Q%B&TAU(%SG7(=+=%&’2II8FR*=5F6.+@LN.L#$%&’()*+C$D$%$5$E5B’9F2II8F3OF+F+F+5(5;+FRFO%(;$%G$5O$7V&(%’9&4B’&(5D(%5’()GKG$4;$G&)5V$%&D&&(5RF:LLL?%5G&(5G(5#-9:GKG$4G9$=$40$%2II3212JW21J2F!9’$7C++5(O++5;9&)5RFEB’&’$V$’5;E&M$;*@(4&5G&4B’&(5(D5’()&%B&G5;GKG$4GRF:LLL?%5G&(5G(5.(4=B$%*&;$;;$G&)5(D:G5;9KG*$4GF2II!232P6IWP3!F8?74G&%&5B5E5;QAG5&$AGS&?+F.E/9#./GD(%,--D%$XB$5KGK57$G&G&5YZT;&)&’4(0&’$%;&((44B*5&&(5GRF:LLLR9(’&;*9$.&%B&GF2II8PJ212322W236JF[JPJ8基于Verilog-A行为描述模型的PLL系统设计作者：刘帘曦，杨银堂，朱樟明作者单位：西安电子科技大学微电子研究所,西安,710071刊名：电子器件英文刊名：CHINESEJOURNALOFELECTRONDEVICES年，卷(期)：2004，27(2)被引用次数：1次参考文献(7条)1.ThamsirianuntM;KwasniewskiTACMOSVCOsforPLLfrequencysynthesisinGHzdigitalmobileradiocommunications1997(10)2.SalehRA;AntaoBAA;SignJMultilevelandMixed-Domainsimulationofanalogcircuitsandsystems1996(01)3.BAAAntao;AJBrodersenBehavioralSimulationforanalogsystemdesignverification19954.CADENCE,Verilog-AReferenceManual19975.KKubdertModelingandSimulationofJitterinPhase-LockedLoops19976.IraMillerThierryCassagnes.Verilog-AMSEasesMixedModeSignalSimulation7.OVILanguageReferenceManual相似文献(10条)1.期刊论文李刚.LIGang基于Verilog-AMS的DC-DC变换器行为级稳定性设计-长治学院学报2009,26(2)论文旨在利用混合信号硬件描述语言Verilog-AMS对DC-DC变换器进行行为级的稳定性分析设计.混合信号硬件描述语言既具有描述数字电路和模拟电路的能力,又具有描述系统行为和电路性能的能力,成为系统级和行为级设计的最佳选择.通过Verilog-AMS为DC-DC变换器各个模块建立行为级模型,行为级模型简化了系统环路稳定性分析和补偿网络的设计,利用Cadencc公司的Spectre仿真器对模型进行行为级仿真验证.2.期刊论文基于Verilog-A行为级模型的三阶单环调制器设计与仿真-数据采集与处理2009,24(z1)提出了一种三阶单环局部反馈的Sigma-Delta调制器结构.对传统的噪声传输函数引入极点加以修正,最终采用巴特沃兹高通滤波器原型确定调制器的噪声传输函数,在采用MatlabSimulink进行参数优化和仿真的基础上,编写了各电路子模块Verilog-A程序,并以此搭建整体调制器模型进行行为级建模.仿真结果表明,该三阶单环局部反馈的Sigma-Delta调制器结构能实现精度为16bit,无杂散动态范围(SFDR)大于96dB,时钟频率最高5.12MHz,过采样率为128,输入信号带宽最大为20kHz的调制器模型.3.期刊论文许金波.陈晓飞.刘占领.林双喜.李思臻.XUJin-bo.CHENXiao-fei.LIUZhan-ling.LINShuang-xi.LISi-zhenSigmaDelta调制器高效行为级建模-微电子学与计算机2010,27(7)提出一种宏模型和Verilog-A模型相结合的方法对两阶、1位量化的SigmaDelta调制器进行建模.对调制器中的关键模块采用宏模型建模,对功能性模块采用Verilog-A描述.在Cadence环境下,基于华虹NEC0.25μmCMOS工艺对模块进行设计和仿真,并与实际电路模块仿真结果和仿真时间进行对比,给出两种情况下调制器总体电路的SNR仿真结果.结果显示:这种建模方法既达到了较高的精度,又取得了较快的仿真速度.4.期刊论文倪劼.姚建楠.NIJie.YAOJian-nan基于Verilog-A的SigmaDelta系统行为级建模-计算机与现代化2009(2)介绍Verilog-A设计语言的特点,基于SigmaDelta系统介绍分级设计思想.分析开关电容型SigmaDelta调制器的非理想特性,主要包括时钟抖动、开关热噪声、运放增益、摆率等.在建立各自噪声模型的基础上,基于Verilog-A对二阶SigmaDelta系统行为级完整建模,通过仿真结果的比对,验证Verilog-A建模,总结其可准确预测指标并在一定程度上有效地削减仿真时间的优点.5.期刊论文周郭