15-10MSPS高速12BIT模数转换器(中文)

功能框图特性单片12-BITA/D转换器系列系列成员：AD9221，AD9223，AD9220灵活的采样速率：1.5MSPS,3.0MSPS,10.0MSPS低功耗：59mW,100mW,250mW单+5V电源积分非线性误差：0.5LSB微分非线性误差：0.3LSB输入参考噪声：0.09LSB完全片上采样-保持放大器和电压基准信噪比和失真比率：70Db无杂散动态范围：86Db溢出范围指示直接二进制输出数据28线SOIC和28线SSOP封装一般描述AD9221,AD9223,AD9220是一代高性能、单电源供电12位模拟数字转换器。每个器件展示了真正的12位线性和温漂性能1是11.5bit或更好交流性能2。AD9221/AD9223和AD9220共享相同的接口选项,封装和引出线。因此,产品系列基于性能、采样率和电源、提供了一个向上或向下器件选择途径。器件的区别在于其指定的采样率,和功耗,这反映在他们对频率的动态性能。AD9221/AD9223/AD9220结合低成本、高速CMOS工艺和新颖的架构来实现现有分辨率和一小部分功耗和成本混合实现的单片集成电路。每个器件是一个完整的单片ADC芯片，高性能、低噪声取样保持的放大器和可编程电压基准源。一个外部基准源根据要求也可以选择适合的直流精度和温度漂移来应用。器件使用多级微分流水线结构，在指定的数据速率下数字输出误差修正逻辑提供12位精度，在操作温度范围内保证没有错误代码。AD9221/AD9223/AD9220输入具有高度灵活，允许容易接口于成像、通信、医疗、和数据采集系统。一个真正的差分输入结构允许单端和差分输入接口在不同的输入范围。采保放大器(SHA)也同样适合于多路复用系统在连续通道开关满刻度电压等级以及采样单通道输入频率和奈奎斯特速率。此外,AD9221/AD9223/AD9220非常适合通信系统采用直接-IF降频转换SHA在差分输入模式可以实现良好的动态性能远远超出它的尼奎斯特频率。一个时钟输入是用来控制所有内部转换周期。数字输出数据是直接二进制输出格式。一个超出范围(OTR)信号显示一个溢出条件,可以利用最高有效位来确定低或高溢出。产品亮点AD9221/AD9223/AD9220系列提供了一个完全的12位取样单片，28-引线SOIC和SSOP封装兼容的模拟到数字转换功能。灵活的采样速率：AD9221、AD9223和AD9220采样速率分1.5MSPS,3.0MSPS和10.0MSPS。低功率和单电源—AD9221，AD9223，AD9220分别在单5V电源上功耗只有59mW、100mW和250mW。在温度范围内具有优秀的直流性能—AD9221/AD9223/AD9220提供12位线性和温度漂移性能1。优秀的交流（AC）性能和低噪声—AD9221/AD9223/AD9220提供比11.3有效位数（ENOB）的性能和具有一个输入参考噪声为0.09LSBrms.2。灵活的模拟输入范围——多功能板上采样——保持(SHA)可以配置为单端或差动输入不同的输入范围。AD9221/AD9223/AD9220–技术参数DC技术参数（AVDD=5V,DVDD=5V,fSAMPLE=MaxConversionRate,VREF=2.5V,VINB=2.5V,TMINtoTMAX,unlessotherwisenoted.)AC技术参数(AVDD=5V,DVDD=5V,fAMPLE=MaxConversionRate,VREF=1.0V,VINB=2.5V,DCCoupled/Single-EndedInputTMINtoTMAX,unlessotherwisenoted.)数字技术参数(AVDD=5V,DVDD=5V,TMINtoTMAX,unlessotherwisenoted.)转换技术参数(TMINtoTMAXwithAVDD=5V,DVDD=5V,CL=20pF)图1时序图绝对最大额定参数热特性ThermalResistance28-LeadSOIC_JA=71.4°C/W_JC=23°C/W28-LeadSSOP_JA=63.3°C/W_JC=23°C/W订购指南芯片引脚排列芯片引脚功能描述技术参数定义积分非线性误差（INL）线性误差是指从“负满量程”到“正满量程”这条直线上每个代码的偏差。在第一码过渡之前的点是负满量程的1/2LSB。正满量程定义一级1/2LSB，它超过最后一个码的过渡。偏差是测量这条真实直线上的每个特定代码来的。微分非线性误差（DNL，无遗漏码）一个理想的ADC显示代码转换是准确分开1LSB。微分非线性（DNL）是这个理想值的偏差。确保没有丢码时，12位分辨率显示所有码是4096,在操作范围内每个码必须分别出现。零点误差主要进行转换应该出现一个模拟值低于1/2LSBVINA=VINB。零点误差被定义为来自这一点的实际偏差。增益误差第一个代码转换出现模拟值1/2LSB应高于负满量程模拟值。最后转换出现模拟值11/2LSB应低于标称满量程模拟值。增益误差的偏差是实际的区别第一个和最后一个代码转换和理想的第一个和最后一个代码转换的区别。温度漂移零温度漂移误差和增益误差指定的从最初(25°C)值的最小温度值或最高温度值的最大变化。电源抑制技术参数显示在满量程值下来自供电电源的最小限制值和最大限度值的最大变化。窗口抖动窗口抖动是连续采样的窗口延迟的变化,表现为噪声输入到A/D。窗口延时当输入信号进行转换时，窗口延迟是测量取样保持的放大器(SHA)性能和测量时钟输入的上升沿。信噪比和失真(S/N+D,SINAD)比例S/N+D是测量输入信号的均方根值对所有低于奈奎斯特频率谱的频谱分量的均方根和值的比值，包括谐波但不含直流。S/N+D的值是用分贝表示。有效比特数(ENOB)对于正弦波,SINAD可以表示的比特数。使用下面的公式，N=(SINAD–1.76)/6.02可以获得一定程度的性能表示为N,有效位数。因此,有效的比特数为正弦波输入设备在给定输入频率可以直接从其测量SINAD计算。总谐波失真（THD）THD是首次六谐波分量的均方根求和值对测量输入信号的均方根值的比值,表示为一个百分比或分贝。信噪比（SNR）SNR是测量输入信号的均方根值对所有其他低于奈奎斯特频率的频谱分量求和均方根值得比值,不包括前六谐波和直流。信噪比是用分贝表示。无杂散动态范围(SFDR)SFDR用dB表示，是输入信号的均方根振幅和杂散信号峰值之间的差异。AD9221–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=1.5MSPS,TA=25_C)AD9223–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=3.0MSPS,TA=25_C)AD9220–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=10.0MSPS,TA=25_C)介绍AD9221/AD9223/AD9220是高性能系列，完全单电源12位ADC产品系列同样基于CMOS管线式架构。产品系列允许系统设计基于动态性能、采样率和功耗下，一个向上或向下组合的选择路径。AD9221/AD9223AD9220的模拟输入范围具有高度灵活,允许对单端或差分输入不同的振幅,可以交流或直流耦合。每个器件共享相同的接口选项,引出线和封装。AD9221/AD9223/AD9220利用四级管线架构与宽带输入取样保持的放大器(SHA)上实现一个具有成本效益的CMOS工艺。每一级管线,不包括最后一级,由一个低分辨率flasha/D连接到一个开关电容器DAC和级间残留放大器(MDAC)组成。残留物放大器放大重建DAC输出和flash输入下一级管线之间的差异。冗余一位是用于每级帮助flash的数字校正错误。最后级简单组成一个flashA/D。管线架构允许更大的吞吐率为代价的管线延迟或延迟。这意味着当转换器能够捕捉新的输入采样的每个时钟周期,它实际上需要三个时钟周期转换完全处理和出现输出。在大多数应用中这个延迟不是一个问题。数字输出和超范围指示器(OTR)输出，都锁存到一个输出缓冲区驱动输出引脚。输出驱动可以配置接口于5V或3.3V逻辑。AD9221/AD9223/AD9220同时使用边缘的时钟内部定时电路的具体时间(见图1和规格要求)。A/D采样模拟输入在时钟的上升沿。在时钟低时间(上升和下降沿之间的时钟),输入SHAW为采样模式;在时钟高时候,它保持。系统干扰在时钟的上升沿之前和/或过多时钟抖动可能导致输入SHA获得错误值,并且应该最小化。输入SHA和产品系列的每种芯片的个体管线级的内部电路对功耗和性能优化。输入SHA的动态性能和它的功耗之间有一个固定的交换存在。图2和图3显示AD9221/AD9223/AD9220的全功率带宽和建立时间的这种交换比较关系。这两个数据显示,更高的全功率带宽图2全功率带宽图3建立时间（3）和最快的建立时间是以增加功耗来实现的。同样,一个变换存在在每级采样率和功耗之间。如前所述,AD9221AD9223,AD9220类似在大多数方面,除了指定的采样率,功耗和动态性能。该产品系列是高度灵活,提供几种不同的输入范围和接口的选择。因此,许多应用问题和变换关系用这些生成的配置也类似。数据表的结构,设计师作出明智的决策选择适当的A/D和最优化性能以适应特定的应用。模拟输入和基准源概述图4中,一个简化的模型AD9221/AD9223/AD9220的一个简化模型,突出了模拟输入VINA、VINB和基准电压VREF之间的关系.。在FLASHA/D转换器中如电压应用于阶梯电阻的顶端,VREF电压值定义最大输入电压到A/D核心。最低输入电压到A/D核心是自动定义为-VREF。添加一个差分输入结构为用户提供额外的灵活性,对传统的flash转换器是不可能的。输入级允许用户轻松地配置为单端操作或微分操作的输入。A/D输入结构的允许将输入信号的直流偏置变化独立于输入转换器的跨度。具体来说,A/D的输入电压应用的核心的区别是维纳和VINB输入插脚。因此,方程，VCOREVINA–VINB（1）定义了差动输入级的输出，并提供输入A/D的核心。电压,VCORE,必须满足的条件，–VREFVCOREVREF（2）VREF为VREF引脚的电压。VINA和VINB输入存在满足方程2中的无数组合,但有一个额外的限制是放置在输入AD9221/AD9223/AD9220的电源电压。供电电源约束了VINA和VINB有效运行范围。其条件为,AVSS-0.3VVINAAVDD+0.3VAVSS-0.3VVINBAVDD+0.3V规定了AVSS标称为0V和AVDD标称为5V这个需求。因此,VINA和VINB的有效输入范围的任意组合要满足方程2和3。附加信息显示AD9221/AD9223/AD9220的VINA,VINB,VREF和数字输出之间的关系，图4AD9221/AD9223/AD9220输入电路的等效功能见表4。参考本节结尾的表I和表II总结的各种模拟输入和参考配置。模拟输入操作图5显示了AD9221/AD9223/AD9220的等效模拟输入，它包含一个微分采样—保持放大器(SHA)。SHA的差分输入结构是非常灵活的,允许器件很容易配置一个差分或单端输入。直流偏置,或共模电压、输入(s)可以设置为容纳单电源或双电源系统。注意,模拟输入,VINA和VINB互换除外,颠倒输入VINA和VINB引脚将导致极性反转的结果。SHA的最佳失真性能对于差分或单端输入下实现以下两个条件:(1)共模电压是中心大约半电源电压(即AVDD/2或约2.5V);(2)SHA的输入信号电压跨度设置为最低(即：2V输入跨度)。这是由于采样开关,QS1,CMOS开关RON的电阻很低,当SHA在跟踪模式下一些信号的依赖导致频变使交流而失真。CMOS的RON电阻开关在半压电源下通常是最低，为了增加对称性作为输入信号处理AVDD或AVSS。较低的输入信号电压跨度集中于半压电源而减少RON调制的程度。图6AD9221/AD92