TTL电路原理

第二章逻辑门电路§2-1典型TTL与非门工作原理§2-2其它类型TTL门电路§2-3ECL集成逻辑门§2-4I2L集成逻辑门§2-5MOS集成逻辑门§2-6接口问题小结内容概述§2-1典型TTL与非门工作原理TTL与非门TTL与非门工作原理TTL与非门的工作速度TTL与非门的外特性及主要参数§2-2其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）§2-3ECL集成逻辑门ECL“或/或非”门电路ECL门的主要优缺点§2-4I2L集成逻辑门I2L基本单元电路I2L门电路I2L的主要优缺点§2-5MOS集成逻辑门NMOS反相器NMOS门电路CMOS门电路§2-6接口问题TTL与CMOS接口CMOS与TTL接口内容概述集成逻辑门双极型集成逻辑门MOS集成逻辑门按器件类型分PMOSNMOSCMOS按集成度分SSI（100以下个等效门）MSI（〈103个等效门）LSI（〈104个等效门）VLSI（104个以上等效门）本章内容基本逻辑门的基本结构、工作原理以及外部特性TTL、ECLI2L、HTLTTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力返回中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号TTL与非门工作原理输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.be4be3C2OHVVVV5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V返回输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于倒置放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深饱和状态，返回TTL与非门工作原理返回输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系ABCFT1：倒置放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理TTL与非门工作速度存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。改进型TTL与非门可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度返回返回改进型TTL与非门增加有源泄放电路1、提高工作速度由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3减少了电路的开启时间缩短了电路关闭时间2、提高抗干扰能力T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右TTL“与非”门的外特性及主要参数电压传输特性TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即VO=f（VI）截止区当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6V线性区当0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V时，T2导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降转折区饱和区返回VoffVSHVonVSLTTL“与非”门的外特性及主要参数抗干扰能力关门电平VOFF：保证输出为标准高电平VSH的最大输入低电平值开门电平VON：保证输出为标准低电平VSL的最小输入高电平值低电平噪声容限VNL：VNL=VOFF-VSL高电平噪声容限VNH：VNH=VSH-VONTTL“与非”门的外特性及主要参数输入特性输入电流与输入电压之间的关系曲线，即II=f（VI）假定输入电流II流入T1发射极时方向为正，反之为负1.输入短路电流ISD（也叫输入低电平电流IIL）当VIL=0V时由输入端流出的电流mA4.1K37.05RVVI1be1CCIL前级驱动门导通时，IIL将灌入前级门，称为灌电流负载2.输入漏电流IIH（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约10μA左右返回扇入系数Ni和扇出系数NO1.扇入系数Ni是指合格的输入端的个数2.扇出系数NO是指在灌电流（输出低电平）状态下驱动同类门的个数。ILOLmaxO/IIN其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强返回TTL“与非”门的外特性及主要参数平均传输延迟时间tpd导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：2tttPHLPLHpd通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns输入信号VI输出信号V0TTL“与非”门的外特性及主要参数返回§2-2其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）集电极开路TTL“与非”门（OC门）10该与非门输出高电平，T5截止该与非门输出低电平，T5导通TTL门输出端并联问题当将两个TTL“与非”门输出端直接并联时：Vcc→R5→门1的T4→门2的T5产生一个很大的电流产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件注：TTL输出端不能直接并联返回TTL与非门电路集电极开路TTL“与非”门（OC门）OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。OC门完成“与非”逻辑功能逻辑符号：输出逻辑电平：低电平0.3V高电平为VC（5-30V）ABF返回OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号21FFF_________CDAB___________CDAB负载电阻RL的选择（自看作考试内容）集电极开路TTL“与非”门（OC门）返回集电极开路TTL“与非”门（OC门）OC门应用--电平转换器OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接TTL电路驱动CMOS电路图CMOS电路的VDD=5V—18V，特别是VDDVCC时，必须选用集电极开路（OC门）TTL电路CMOS电源电压VDD=5V时，一般的TTL门可以直接驱动CMOS门返回三态逻辑门（TSL）三态门工作原理除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态—高阻状态，又称禁止态或失效态非门，是三态门的状态控制部分E使能端六管TTL与非门增加部分当E=0时，T4输出高电平VC=1，D2截止，此时后面电路执行正常与非功能F=AB101V1V输出F端处于高阻状态记为ZT6、T7、T9、T10均截止Z当E=1时，返回高阻状态与非功能ZFABF1E0E_______高阻状态与非功能ZFABF0E1E____使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE返回三态门的应用1.三态门广泛用于数据总线结构任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态2.双向传输当E=0时，门1工作，门2禁止，数据从A送到B；E=1时，门1禁止，门2工作，数据从B送到A。返回三态逻辑门（TSL）总线§2-3ECL集成逻辑门ECL“或/或非”门电路ECL门的主要优缺点返回ECL“或/或非”门电路输入级输出级同时实现或/或非逻辑功能，为非饱和型电路基准电源--为T4管提供参考电压VBB。选定VBB=-1.2V逻辑符号逻辑表达式CBAFCBAF优点1、开关速度高2、逻辑功能强3、负载能力强缺点1、功耗较大2、抗干扰能力差：逻辑摆幅为0.8V左右，噪声容限VN一般约300mV互补输出端“或/或非”，且采用射极开路形式，实现输出变量的“线或”操作ECL“或/或非”门电路返回§2-4I2L集成逻辑门I2L基本单元电路I2L门电路I2L的主要优缺点I2L基本单元电路电路的组成射极加正电压VE，构成恒流源I0I0多集电极晶体管T2，C1、C2、C3之间相互隔离T2的驱动电流是由T1射极注入的，故有注入逻辑工作原理1、当VA=0.1V低电平时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平2、当A开路（相当于输入高电平）时，I0流入T2的基极，T2饱和导通，C1、C2和C3输出低电平。逻辑符号A--输入C1、C2和C3--输出电路的任何一个输出与输入之间都是“非”逻辑关系电路可简化为：返回I2L门电路“与”门线与逻辑功能：F=AB“与或非”门VE用输入变量来代替逻辑功能：CDABCDABF返回I2L的主要优缺点优点1.集成度高2.功耗小3.电源电压范围宽4.品质因素最佳5.生产工艺简单电流在1nA～1mA范围内均能正常工作I2L的品质因数只有（0.1～1）pJ/门缺点1.开关速度低2.噪声容限低I2L的逻辑摆幅仅700mV左右，比ECL还低，但其内部噪声小，因此电路能正常工作3.多块一起使用时，由于各管子输入特性的离散性，基极电流分配会出现不均的现象，严重时电路无法正常工作返回M=P（功率）·tpd（速度），它表示门电路性能的优劣，单位是皮焦(pJ)。§2-5MOS集成逻辑门NMOS反相器NMOS门电路CMOS门电路NMOS反相器MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：当|UGS||UT|时，管子导通，导通电阻很小，相当于开关闭合当|UGS||UT|时，管子截止，相当于开关断开NMOS反相器设电源电压VDD=10V，开启电压VT1=VT2=2V1、A输入高电平VIH=8V2、A输入低电平VIL=0.3V时，电路执行逻辑非功能工作管负载管T1、T2均导通，输出为低电平VOL≈0.3VT1截止T2导通，电路输出高电平VOH=VDD-VT2=8V。返回NMOS门电路NMOS与非门工作管串联负载管工作原理：T1和T2都导通，输出低电平2、当输出端有一个为低电平时，与低电平相连的驱动管就截止，输出高电平电路“与非”逻辑功能：BAF注：增加扇入，只增加串联驱动管的个数，但扇入不宜过多，一般不超过311通通01、当两个输入端A和B均为高电平时01止通1返回CMOS电路CMOS反相器PMOSNMOS衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位柵极相连做输入端漏极相连做输出端电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V，VT1--NMOS的开启电压VT2--PMOS的开启电压工作原理：1、输入为低电平VIL=0V时VGS1＜VT1T1管截止；|VGS2|＞VT2电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通2、输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能AF返回CMOS传输门（TG）栅极控制电压为互补信号，如C=0，C=VDD工作