高速照相机报告

电子设计大赛题目名称E题高速照相机系统学生学院信息工程学院专业班级12级电子信息工程学号3112002838、3112002675、3112002676参赛人员钟育（队长）、李智勇（队员）_梁冠强(队员）2015年5月17日题目名称：高速照相机系统（E题）摘要：本高速照相机系统由CycloneIVEP4CE6E22C8N芯片为主控制器，通过OV7670摄像头进行视频数据采集，并通过fpga可编程逻辑设计电路控制外部SDRAM进行数据缓冲及存储，驱动VGA显示屏显示图像，可以通过红外遥控器控制拍摄查看图像。本系统利用FPGA嵌入式系统驱动，高速存储拍摄到的图片，拍摄速度为12幅/s，还设计有十连拍模式，照片具有良好的清晰度，单张照片为600KB。本系统拥有自主设计照相补光系统，利用LED作为闪光灯元件。关键词：FPGA视频采集SDRAMFIFOVGAAbstract:ThehighspeedcamerasystemiscontrolledbytheIVEP4CE6E22C8N,Throughtheov7670cameratocapturevideodata,anduseexternalSDRAMtobufferandstorevideodata,useVGAtodisplayimage,useinfraredremotetocontrolcaptureimages.ThissystemusesFPGAembeddedsystemdriver,high-speedstoragetoshootpictures,over12framespersecondshootingspeed,designtencontinuousshootingmode,Thephotoswithgoodclarity,asinglephoto600KB.ThissystemhasitsowndesignsystemusingLEDasaphotographiclight,flashelement.Keywords:FPGASDRAMFIFOVGAvideocapture目录摘要................................................I一．方案论证与比较1.1图像采集模块方案选择...............................11.2处理器的比较和选择................................11.3显示方式的选择.....................................2二．理论分析和计算2.1系统工作时钟的计算.................................22.2单幅照片的数据量大小...............................3三．系统设计3.1总体设计............................................33.2各部分设计介绍.....................................33.2.1图像采集部分.................................43.2.2数据处理部分.................................43.2.3数据存储缓冲部分.............................53.2.4显示部分.....................................63.2.5红外接收部分.................................8四．程序设计及RTL视图4.1顶层模块..........................................104.2底层模块及功能说明................................104.2.1摄像头数据接收模块...........................104.2.2红外接收判断模块.............................124.2.3数据缓冲处理模块.............................124.2.4SDRAM驱动模块................................144.2.5VGA驱动模块..................................14五．测试方案与测试结果5.1测试项目..........................................145.2测试方案..........................................145.3测试结果..........................................15六．结论参考文献附录-1-一．方案论证与比较1.1图像采集模块比较与选择方案一：采用高速CCD摄像头作为图片摄取系统的关键元件。优缺点（1）设计采用单一感光器。（2）灵敏度在同样面积下高。（3）线路品质影响程度高，成本高。（4）连接复杂度低，解析度高。（5）单一放大，噪点低。（6）需外加电压，功耗高。方案二：采用高速CMOS摄像头作为图片摄取系统的关键元件。优缺点（1）设计采用感光器连接放大器。（2）感光开口小，灵敏度低。（3）CMOS整合集成，成本低。（4）连接复杂度低，解析度高,新技术。（5）百万放大，噪点高。（6）直接放大，功耗低。方案选择：在实现拍摄的图像区别不大的情况下，考虑到成本和功耗大小，我们选择采用方案二，采用高速CMOS摄像头作为图片摄取系统的关键元件。1.2处理器的比较与选择方案一：DSP+FPGA的实时图像处理硬件系统设计：该系统由采集、处理、显示和系统控制四个模块组成,其结构如图1所示.摄像头采集的模拟视频信号经A/D转换后,输入到处理模块中进行图像处理.处理结果经D/A转换后,显示在终端监视设备上.整个过程(包括采集模块、处理模块、显示模块)都在系统控制模块协调下进行。DSP以其高速的数据处理和大的数据吞吐能力,可以满足图像数据的实时处理,被广泛应用于图像处理系统中。方案二：基于FPGA高速摄像方案。其系统原理图如下-2-该方案采用FPGA进行控制ov7670CMOS摄像头接收数据，通过FPGA内部FIFO传到sdram中存储，并驱动VGA显示，具有拍摄速度快，处理器较少，容易实现的优点。方案选择：通过方案一和方案二的对比，方案一无疑比方案二的性能更好：处理图像数据快，显示图像清晰度高，存储大。但由于我们对DSP的嵌入式不够熟悉，团队能力不足以实现作品，加上方案一的所需成本高，团队资费不足。综上，选择方案二更适合。1.3显示方式的选择方案一：直接驱动lcd或led液晶显示屏显示方案二：通过vga接口驱动显示屏显示方案选择：通过方案一和方案二的对比，FPGA直接驱动液晶屏时序控制繁琐，而且扫描速率不高，通过vga接口驱动时序简单，而且能达到较高的刷新频率，故选择方案二。二．理论分析和计算2.1系统工作时钟的计算通过查阅ov7670摄像头的使用手册可知，ov7670的最大工作时钟为25MHz,vga扫描速率可为640*480*60Hz，而外部RAM的最大工作时钟可达140MHz,综合考虑，为实现采集和显示的实时同步，选取ov7670和vga工作在25MHz，外部RAM工作在100MHz,在外部RAM内实现乒乓操作，SDRAM读优先，由于ov7670和vga工作频率相加才50MHz,SDRAM可以完全实现数据流的缓冲处理。Cyclone-3-iv外部输入时钟为50MHz,可通过内部pll分频得到25MHz和100MHz的时钟频率。2.2单幅照片数据量大小查阅ov7670摄像头使用手册可知，当摄像头工作在25MHz的情况下，每秒输出30帧数据，计算可得拍摄存储其中的12帧需要1*12/30=0.4秒，输出格式为RGB565，每个像素用16bit的数据,即2个字节表示，一帧的有效像素点为640*480，则一副图片的数据量为640*480*2=614400B=600KB三．系统设计3.1总体设计FPGA在图像处理，大屏显示方面，有着其并行高速精确的优势。本系统用OV7670摄像头来接收640*480*30fps图像，再通过VGA以640*480*60fps在显示屏上显示。由于两个模块的频率不同步，加上数据流比较大，所以使用了SDRAM存储缓冲摄像头采集的数据，由于SDRAM的读写时钟比较高，所以我们用两个FIFO来使数据能够很好的同步。本系统可分为五大部分：（1）图像采集部分；（2）图像数据处理部分；（3）数据存储缓冲部分；（4）显示部分；（5）红外接收部分；系统框图如下：-4-总体图像数据流向如下图所示：OV76703.2各部分设计介绍3.2.1图像采集部分OV7670CMOS摄像头OV7670摄像头模块实物图:OV7670传感阵器阵列为655*488，共有320,128像素点，其中有效的为640*480，总共是307,200像素。其主要由五大部分组成：图像模数转换（1）测试图案发生器（2）数据输出（3）656*488图像传感器阵列（4）SCCB通讯接口3.2.2数据处理部分Alteracycloneiv系列OV7670FIFOSDRAMFIFOVGA-5-Alteracycloneiv系列器件基于成本优化的全铜1.5VSRAM工艺，容量从2910至20060个逻辑单元，具有多达294912bit嵌入RAM，见表1。CycloneFPGA支持各种单端I/O标准如LVTTL、LVCMOS、PCI和SSTL-2/3，通过LVDS和RSDS标准提供多达129个通道的差分I/O支持。每个LVDS通道高达640Mbps。Cyclone器件具有双数据速率(DDR)SDRAM和FCRAM接口的专用电路。CycloneFPGA中有两个锁相环(PLLs)提供六个输出和层次时钟结构，以及复杂设计的时钟管理电路。3.2.3数据存储缓冲部分海力士HY57V641620ESDRAMHY57V641620E采用TSOP-54封装。是采用67、108、864位CMOS工艺制造的SDRAM动态随机存储器，随主存储器同步输入和输出工作。SDRAM的容量由lM×16位的存储器组成，具有16位数据总线，每个存储体由16位、256个字符、4096页组成。-6-特点1．电源供电：3.3+0.3V。2．所有引脚设计采用LVTTL分界面。3．所有输入和输出以时钟为参考。4．内部数据功能在UDQM或LDQM里进行处理。5．内含4个地址解码模块。6．具有自动恢复和自身恢复功能。7.64ms可产生4096个刷新周期。8．具有可编程控制功能。引脚封装图：3.2.4显示部分本系统采用的vga驱动模块及显示屏：-7-VGA接口驱动VGA接口时序如下：图4.VGA行、场、数据、时钟时序图所谓行时序，就是显示一行数据的时序。从图5（a）可以看出，显示一行数据需要的时序分四部分。产生行同步脉冲信号HSYNC的周期E=a+b+c+d。其中a为同步信号时间。b为行消隐后肩时间，c为数据有效时间，d为行消隐前肩。从图4-2(b)可以看出，场同步时序与行同步时序类似，也是显示一屏数据的时序，这里以行为单位。场同步脉冲信号VSYNC的周期L=h+i+j+k，其中h为同步信号时间，i为场消隐后肩时间，j为数据有效时间，k为场消隐前肩时间。图5不同的分辨率下，行同步和场同步信号的周期是不同的，时序上的时间也不一样。下表列出了VGA的分辨率参数。-8-简单的说OV7670图像时序跟VGA时序非常雷同只不过VGA时序是FPGA需要主动产生的，而OV7670时序是主动输出的，这需要我们根据固定的时序接收每一个像素的数据。OV7670的图像数据如下：图6.RGB565数据格式从上图看出，一个完整的RGB数据占了两个字节，故每一个像素数据都要分两次送。所以图像要经过SDRAM+FIFO存储，缓冲来达到同步。3.2.5红外接收部分-