集成电路论文

《大规模集成电路基础》课程论文学生姓名：贾斯明学号：20124477学院：计算机与信息工程专业：电子信息工程题目：集成电路工艺及其发展指导教师：桂玲2015年4月17日集成电路工艺及其发展摘要：集成电路是现代信息产业和信息社会的基础，随着全球信息化·网络化和知识经济浪潮的到来，集成电路的战略地位越来越重要。通过计算机，通信以及其他工业与消费电子的普及，从而极大的推动了经济生产力和人们的总体生活质量。这一切在很大程度上要求集成电路制造工艺不断发展。关键词：集成电路工艺发展引言：20世纪中叶以来，以电子计算机为代表的电子技术技术产品的不断革新使社会的发展日新月异，社会的每个方面都产生了深刻的变化。一、基本的工艺1.硅片的制备。首先制备粗硅SIO2+2H2=SI+2H2O,再通过提拉法生长单晶体，提拉法就是将构成晶体的原料放在坩埚中加热融化，在熔体表面接耔晶提拉熔体，在受控条件下，是耔晶和熔体的交界面上不断进行原子或分子的重新排列，随降温而逐渐凝固生长出单晶体，最后将晶体切成几百微米的薄片。2.图形转换：将设计在掩膜版上的图形转移到半导体单晶片上1）.光刻技术，光刻的作用是将半导体电路的图形逐层印制到硅片上，就像油性的墨水有选择的沉积到石灰石上，光只能够通过掩膜板上透明的区域，投射光被记录在一种叫做光刻胶的光敏材料上，由于光刻胶经过紫外光的照射后会经历在显影液中溶解率的变化，掩膜版的图形会因此被转移到硅片顶层的光刻胶上，有光刻胶的地方可以通过组织进一步的工艺处理来实现掩膜版图形的进一步转移。光刻工艺有8个基本的步骤：1.气体硅片表面预处理，在光刻前，硅片会经历一次湿法清洗和去离子水清洗，目的是去除玷污物，在清洗完成后，硅片表面需要经过疏水化处理，用来增强硅片表面同光刻胶的粘附性。2.旋涂光刻胶，抗反射层。3.曝光前烘焙，目的在于将几乎所有的溶剂驱赶走，改善光刻胶的粘附性，提高光刻胶的均匀性，以及在刻蚀过程中的线宽均匀性控制。4.对准和曝光。5.曝光后烘焙，目的在于通过加热的方式使光化反应得以充分的完成，曝光过程中产生的光敏感成分会在加热的作用下发生扩散，并且同光刻胶发生化学反应，将原先几乎不溶于显影液体的光刻胶材料改变成溶于显影液的材料，在光刻胶薄膜中形成溶于和不溶于显影液的图形。6.显影，先喷附去离子水，以提高显影液在硅片表面的附着性能，然后将显影液输送到硅片表面，停留一段时间，让光刻胶和显影液充分反映，接下来将显影液甩出，将去离子水喷在硅片表面，以清除残留的显影液和光刻胶碎片，最后甩干。7.烘焙，将过多水分住处光刻胶8.测量。2）刻蚀湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基（处于激发状态的分子、原子及各种原子基团等）与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。3.掺杂工艺：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻欧姆接触，通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构。1）扩散法：将掺杂气体导入放有硅片的高温炉，有替位式扩散和间歇式扩散两种扩散方法，优点是批量生产，获得高浓度掺杂。2）离子注入:就是将纯净的具有一定能量的带电离子均匀的注入硅片的特定位置的过程，该法可以精密的控制扩散法难以得到的低浓度杂质分布，分为两个步骤：离子注入和退火再分布，其优点有：掺杂的均匀性好、温度低、可以精确的控制杂质分布、可以注入各种各样的元素、可以对化合物半导体进行掺杂。退火也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以成为退火，它可以激活杂质、消除损伤。通过离子注入形成掺杂是制作半导体材料的基础。4.制模，氧化，制备SIO2层，制作各种材料的薄膜。SIO2是一种十分理想的点绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应。1）电介质薄膜沉积工艺，电介质在集成电路中主要提供器件、栅极和金属互连间的绝缘，选择的材料主要是氧化硅和氮化硅等，沉积的方法主要是化学气相沉积。在栅极电介质沉积的方面，为了在降低电介质等效氧化物厚度的同时，解决栅极漏电的问题，必须提高材料的K值。在后端的互连方面，主要的挑战来自RC延迟为了降低RC延迟，电介质的K值必须随着技术节点不断降低。新的材料可能要求采用新的沉积方法，例如高K的栅极介质，主要采用原子层沉积的方法，不仅可以更为精确的控制薄膜的厚度，而且沉积温度低，填充能力好，薄膜内的俘获电荷少。氧化硅薄膜和氮化硅薄膜是两种在工艺中广泛使用的介电质薄膜。氧化硅薄膜可以通过热氧化、化学气相沉积和原子层沉积法的方法获得。氮化硅薄膜可以通过化学气相沉积和原子层沉积法的方法获得，化学气相沉积法一班有低压化学气相沉积氧化工艺、增强等离子体化学气相层积等。二、CMOS集成电路的制造技术CMOS逻辑集成电路是集成电路半导体工业的基础，它的制造通常是在P型硅或绝缘体上硅上，直径为200MM或300MM。工艺首先形成浅槽隔离，然后形成N-阱区域或P阱区域，并分别对阱区域进行选择性注入掺杂，然后为NMOS和PMOS晶体管生长栅氧，接下来形成多晶栅层叠，多晶栅层叠图形化以后形成再氧化，补偿和主隔离结构，接着完成NMOS和PMOS的LDD和源/漏注入掺杂。在这之后，沉积一层介质层，通过图形化，刻蚀和钨塞填充形成接触口。至此NMOS和PMOS晶体管已经形成了，这些工艺步骤通常被称为前端制程。然后通过单镶嵌技术形成第一层铜，其他的互联通过双镶嵌技术实现。后端制程通过重复双镶嵌技术实现多层互联。三、集成电路制造工艺发展趋势集成电路制造工艺发展的直接动力来自于单体晶体管制造成本的不断降低和晶体管性能的不断提高的要求。第一，增大晶圆的尺寸。这是降低制造成本最直接的方法，晶圆尺寸的增加意味着同样的工艺步骤能生产出更多的晶片，从而降低晶体管的成本。第二，降低晶体管的几何尺寸，这直接的增加了单位面积上的器件数目，从而减低芯片成本并且同时提高了晶体管的电学性能，如能耗、速度等在几何微缩中，首先遇到的问题是光刻技术中的挑战，光刻技术的分辨率是指光刻系统所能分辨和加工的最小线条尺寸，是决定光刻系统最重要的指标，也是决定芯片最小特征尺寸的原因。提高光刻分辨率的途径可以减小波长，从近紫外区间的436NM、405NM、365NM波长进入到深紫外区间的248NM、193NM波长。一般来说，水平方向的尺寸微缩幅度比垂直方向的幅度更大，这将导致沟槽（（包括接触孔）的深宽比也随之提高，为避免沟槽填充过程中产生空洞，沟槽的填充工艺技术也不断发展。根据填充材料的不同，填充工艺主要分为绝缘介质的填充技术和导电材料的填充技术。随着集成电路技术节点的不断减小以及互连布线密度急剧增加，互连系统中电阻、电容带来的RC耦合寄生效应迅速增长，影响了器件的速度。降低RC延迟可以分别通过降低阻抗和容抗以达到目的。降低阻抗R的最好方法就是降低电阻率的ρ，在0.18μm和0.13μm的技术节点，工业界引入了低电阻值的铜互连线来代替铝互连线技术铜互连将至少沿用到22纳米技术节点。工业上采用低电容的低介电常数绝缘材料，其发展趋势就是不断降低的介电常数K。在未来各种集成电路新器件中，大量的纳米技术将得到应用，集成电路制造工艺技术也将迎来新的变革。参考文献【1】张汝京等.纳米集成电路制造工艺，2014【2】张亚飞等.半导体集成电路制造技术，2006【3】孙肖子.张健康等.专用集成电路设计基础，2011【4】关旭东.硅集成电路工艺基础，2003【5】王阳元.集成电路工艺基础，1991