频率综合技术实验报告

频率综合技术实验报告姓名：学号：同组人：学号：院系:指导老师：时间：1锁相与频率合成类实验实验摘要：锁相与频率合成类实验主要利用超大规模集成芯片完成锁相环和信号发生器的设计，通过单片机系统控制各种功能，该实验包括的知识点有硬件方面：锁相与频率合成技术，单片机技术，数字电路技术等；软件方面：汇编语言设计，C51语言设计，Protel电路图设计等。实验要求：在做实验之前，要通过查阅资料理解该实验的设计要求，包括硬件芯片的原理和功能，以及单片机方面的知识，熟悉汇编语言和C51语言的编程方法，完成该实验的硬件设计和软件设计，完成以上内容才能进实验室做实验。实验一、锁相频率合成器的设计……………………………………………………2实验二、锁相环路参数测试实验……………………………………………………9实验三、DDS信号发生器的设计…………………………………………………14实验四、基于FPGA的DDS信号源…………………………………………………172实验一锁相频率合成器的设计一、实验目的1.掌握锁相环及频率合成器原理。2.利用数字锁相环CD4046设计制作频率合成器。3.利用有源滤波器将CD4046输出方波。二、实验仪器示波器、万用表、频率计、直流稳压源。三、实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图1-1所示。图1-1锁相环原理框图由图1-1可知，晶体振荡器的频率if经M固定分频后得到步进参考频率REFf，将REFf信号作为鉴相器的基准与N分频器的输出进行比较，鉴相器的输出dU正比与两路输入信号是相位差，dU经环路滤波器得到一个平均电压cU，cU控制压控振荡器（VCO）频率0f的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为0//iREFfMfNf即0/iREFfNMfNf。当预置分频数N变化时，输出信号频率0f随着发生变化。锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。2．CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既3可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放大器的线性区调整小信号电压增益。鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。压控振荡器的输出除受输入电压的控制外，还受禁止端INH的控制。当禁止端INH为高电平时，禁止VCO和源极跟随器工作；当禁止端INH为低电平时，允许VCO和源极跟随器输出。齐纳二极管用来辅助电源电压的调整。CD4046的功能框图和管脚排列如图1-2所示。图1-2CD4046管脚排列和功能框图由于鉴相器Ⅰ为异或门，使用时要求两个输入信号必须都是占空比为50%为对称方波，此时它的鉴相范围是0rad，否则线性鉴相范围将减小。在频率合成器中，由于环路中的分频输出信号一般都不是对称方波，故都不使用鉴相器Ⅰ。鉴相器Ⅱ为四组RS边沿触发器，它具有鉴相/鉴频的功能，不像鉴相器Ⅰ依靠电平鉴相，鉴相器Ⅱ是依据脉冲边沿进行鉴相，对占空比无特殊要求，因而常使用在频率合成器中。鉴相器Ⅱ在不同输入相位差下输出的时域波形及鉴相特性曲线如1-3所示。4图1-3鉴相器Ⅱ的时域波形和鉴相特性因为鉴相器Ⅱ输出级是由一个增强型P沟道场效应管和一个增强型N沟道场效应管组成的三态驱动电路，当管脚INPCA上的参考频率REFf高于管脚INPCB上的比较信号频率时，鉴相器Ⅱ输出管脚2OUTPC电压中的直流分量增加，这一增加的直流分量控制VCO振荡频率0f迅速提高；当REFf低于管脚INPCB上的比较信号频率时，管脚2OUTPC电压中的直流分量减小，而这一减小的直流分量控制VCO振荡频率0f迅速降低。管脚2OUTPC的脉冲宽度表明了相位差e的大小，当两个输入信号相同时，则输出呈高阻状态。VCO的输出频率最高不超过1.5MHz（74HC4046为15MHz左右），决定振荡频率的不仅和电源电压有关，而且与外接阻容元件有关。振荡频率的定时元件有1R、2R和电容1C，无信号输入时，VCO将振荡在最低频率上。当使用不同电源时，1C与0f的关系、1C与minf的关系、1R/2R和maxf/minf的关系如图1-4(a)、(b)、(c)所示。5图1-4VCO频率特性参数3．参考测量分析（1）VCO的压控灵敏度0K与线性度。前已指出，VCO的压控灵敏度是单位电压控制下，VCO输出角频率的变化量，记作0K/radsv，定义为：0maxminmaxminCCKUU。理想的压控灵敏度0K应是不变的，但实际中的0K是变化的，这样压控特性是非线性的，通常用线性度参量来描述线性度，越接近1越好，的定义为0max0minKK（2）n、及ct的测量与计算n为环路的自然谐振角频率，为阻尼系数，ct为频率转换时间（即频率合成器输出从某一频率跳变到另一频率的时间）。环路锁定后，相位差e为常量，鉴相器输出电压dU是直流电压，环路滤波器输出cU也为直流电压，用示波器可观测cU的状态变化，判定环路是否入锁。改变分频比N的数值，环路即刻失锁，若频差在捕捉带内，经短时间频率的牵引，又进入锁定状态。频率合成器从失锁到入锁的时间，称为频率转换时间ct。实际测量时，可用一低频TTL信号源接到N分频器预置码的某一位上。利用低频信号源高低电平，取代对应的两个可预置码，再用示波器同时观测信号源波形和cU点的波形，从示波器上读出峰值时间mt和频率转换时间ct的特征参数。对应波形如图1-5所示。图1-5分频比N改变时的波形6图1-5表明，TTL方波的控制下，环路分频比N周期性的改变。鉴相器输出一个周期性频率阶跃信号，cU从某一电压开始（1cU或2cU）。经历一个瞬态响应过程，完成频率牵引和相位锁定，达到新的稳态直流电压（1cU或2cU）。可以利用ct和mt换算出阻尼系数和自然谐振角频率n。它们分别为2244mmcttt21nmtCD4046中不包含环路滤波器，内部的鉴相器和压控振荡器相互独立，使用者可根据不同要求，合理地设计出环路滤波器参数，由于VCO输入阻抗极高，在设计环路滤波器时可以不考虑其影响。因锁相环是一个典型的自控系统（即相位反馈控制系统），n和是两个重要的参量，它对环路的性能影响很大。过大时，环路滤波器特性变差，输出相位噪声增大；过小，在频率转换过程中，cU的瞬态过冲较大，导致ct加长。通常取值范围是0.514nct由频率合成器的步进间隔REFf和工作频率范围，可计算出分频比N的变化范围。一般取在minmaxREFREFffNff。环路滤波器通常使用RC积分滤波器和无源比例积分器，如图1-6(a)和1-6(b)所示。图图1-6两种环路滤波器（a）RC积分器(b)无源比例积分器对于使用RC积分器的频率合成器，有70maxdnRKKNC式中，dK是鉴相灵敏度，对数字电路的鉴相器，dK是固定值。CD4046鉴相器Ⅱ鉴相灵敏度为2dDDKVVrad。电容C的取值范围为0.010.1F。对于使用无源比例积分器的频率合成器，有2max02ndRCNCKK210max2dnRKKNCR值得提到的是，若采用一节RC积分器作为环路滤波器，它的稳定性、频率捕捉范围等性能较差，因此应用较少。无源比例滤波器具有两个独立的时间常数，因此n和大体上能独立选择，这种灵活性使它获得广泛应用。4．总体设计方案总体设计方案的参考框图如图1-7所示。方案要求频率合器的工作范围在100~160kHz,输出为方波等。数字锁相环CD4046中的VCO输出为单极性多谐振荡方波，因CD4046的管脚5加低电平时VCO起振、加高电平停振（VCO高阻输出）。CD4046中集成了两个鉴相器，即PDⅠ和PDⅡ，前者为异或门（不用），后者是触发器型鉴相器（选用）。分频器限定采用计数器CD4522。采用三片CD4522组成N分频器时，每片的预置端（ABCD）要置入数码。图1-7总体设计框图8四、主要设计指标1．输出频率范围：100~160kHz，频率步进间隔10kHz。2．限定使用数字锁相环CD4046，要求输出信号为方波。3．在频率转换10kHz步进间隔时，要求频率转换时间小于5ms。4．设计使用5V稳压电源。五、实验结果本次实验由实验室提供的统一频率合成器完成锁相与频率合成类实验，该频率合成器符合上述所有设计指标，为后面其他实验打下基础，故频率合成器设计部分在此不再详述。9实验二锁相环路参数测试实验一、实验目的1.掌握VCO压控振荡器基本工作原理，加深对基本锁相环工作原理的理解；2.熟悉锁相式数字频率合成器的电路组成与工作原理。二、实验仪器示波器、万用表、频率计、直流稳压源。三、实验内容1．基本锁相环实验（1）观察锁相环路的同步过程；（2）观察锁相环路的跟踪过程；（3）观察锁相环路的捕捉过程；（4）测试环路的同步带与捕捉带，并计算它们的带宽。2．锁相式数字频率合成器实验（1）在程序分频器的分频比N=1、10、100三种情况下：①测量输入参考信号的波形；②测量频率合成器输出信号的波形。（2）测量并观察最小分频比与最大分频比。四、实验步骤及记录结果1．基本锁相环实验（1）观察环路的同步过程锁相环在锁定状态下，如果输入信号参考频率Rf保持不变，而VCO的振荡频率of发生漂移导致VfRf时，则在环路的反馈控制作用下，使of恢复仍然保持of=Rf的状态，这种过程叫做同步过程。a.实验方法：将图8-2电路图中SW401、SW402、SW403设置为001状态，此时分频比为N=1。即将程序分频器的分频比设置为1(预置为001状态)。实验10电路的锁相环即成为基本锁相环。其Vf=of/N=of/1=ofb.以外接信号源作参考信号，加入方波信号源，令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于相位比较器的Rf端。在TP402处测量vf，我们可看到，这时Vf经过环路的反馈控制，将偏离前项测出的of的参考值而趋向于Rf，直至vf也等于外接信号源的参考频率值50KHz。这就是同步过程，基本锁相环被外加信号源锁定在Rf的频率上。实验结果：设置方波信号为幅度为4.5V的TTL信号，由于仪器精确度和参数设置等问题，我们发现实验中加入50KHz的信号源信号时，锁相环已不能锁定信号，故略微减小输入信号频率，在48KHz时可以锁定，故将参考频率定为48KHz。（2）观察环路的跟踪过程锁相环进入锁定状态后，如果Vf(现等于VCO的振荡频率of)不变，输入参考频率发生飘移，则在环路的反馈控制作用下，使of跟随着Rf的变化而变化，以保持vfRf的环路锁定状态。这种过程叫做跟踪过程。实验方法：在上面实验的基础上将外加信号源的频率(参考频率Rf)逐次改变(模拟Rf产生的漂移)，每改变一次Rf，观察一次vf的数值，可以看到：Vf随Rf的变化即Vf=Rf的状态。实验结果：在48KHz附近逐次改变信号源频率为47KHz、46KHz、45KHz、44KHz、43KHz、42KHz，可以观察到Vf的频率随之改变，并保持vfRf的状态。（3）观察环路的捕捉过程锁相环在初始失锁状态下，通过环路反馈控制作用，使VCO的振荡频率of调整Vf=Rf的锁定状态，这个过程称为捕捉过程。实验方法：电路连接同前项，TP402处接频率计，测量Vf的数值，实验开始11时将信号源频率(Rf)远离VCO的中心振荡频率(如令Rf高于1.5MHz或远低于1KHz)使环路处于失锁状态，即VRff，然后将Rf从高端缓慢地降低(或从低端缓慢地升高)，当降低(或