飞思卡尔控制器与MSCAN_精简版.

SchoolofElectricalandInformation汽车总线应用技术第四章飞思卡尔控制器与MSCAN黄爱蓉[e-mail]Information本章主要内容4.1概述4.2MC9S08DZ60MC9S08DZ60的主要特性MC9S08DZ60的内部结构4.3多功能时钟管理器MCG4.4飞思卡尔MSCAN模块MSCAN特征MSCAN相关寄存器介绍报文发送基础4.5S08DZ60开发环境CodeWarriorfors08的使用SchoolofElectricalandInformation4.1概述飞思卡尔半导体是全球最大的半导体公司之一，设计制造嵌入式半导体产品；是车用微控制器（MCU）领域排名第一的供应商，具有20年的汽车电子经验；飞思卡尔的微控制器按照CPU字长分为8位、16位、32位三种8位16位32位信息娱乐系统目前，飞思卡尔的各MCU中广泛使用CAN模块设计。SchoolofElectricalandInformation飞思卡尔对汽车的了解SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----车身电子SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----底盘SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----辅组驾驶SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----信息娱乐系统SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----车内联网SchoolofElectricalandInformation飞思卡尔在汽车领域的应用----动力系统控制SchoolofElectricalandInformationMCU选择标准MCU在其内存中包含按照OEM的规定根据车辆需求设计的功能逻辑MCU处理输入和控制：•BCM连接器管脚上由缓冲器电路从逻辑电平转化的输出•通过通信链路发送到其他车辆模块的信息低运行电流至关重要：运行电流越大，调节器功耗越大，散热越多较低休眠电流至关重要：当发动机关闭，电池电压不是通过交流发电机充电时，MCU从运行模式进入低功耗模式（睡眠）。睡眠电流越大，电池用完的时间越快从睡眠到运行模式的快速转换至关重要：某些BCM功能要求唤醒之后短时间内进行操作（从睡眠转换到运行）SchoolofElectricalandInformationMCU选择标准MCU内置功能：•Flash、ROM、EEPROM•管脚输出•封装选择•功能•低功率•开发支持•成本•质量•软件可用性可扩展性和灵活性：•兼容性（重复使用）•移植选择•外围设备SchoolofElectricalandInformation汽车性能和集成SchoolofElectricalandInformationMC9S08DZ60微控制器说明：S08DZ系列提供了飞思卡尔最低成本的内嵌CAN的微控制器；将内嵌CAN、内嵌EPROM和片上仿真/调试模块组合在一起；主要特性8位HCS08中央处理器（CPU）•40-MHzHCS08CPU（20-MHz总线）•HC08指令集，带附加的BGND指令•支持最多32个中断/复位源片内存储器整个工作电压和温度范围内可读取/编程/擦除的Flash存储器—MC9S08DZ60=60K•最大2K的EEPROM在线可编程内存；支持8字节单页或4字节双页擦除分区；执行Flash程序的同时可进行编程和擦除操作；支持擦除取消操作•最大4K的随机存取内存（RAM）SchoolofElectricalandInformationMCS9S08DZ60微控制器主要特性省电模式•两种超低功耗停止模式•降低功耗的等待模式•超低功耗实时时钟中断，在运行、等待和停止模式下均可操作时钟源选项多功能时钟生成器（MCG）—PLL和FLL模式（在使用内部温度补偿时FLL能够达到1.5%内的偏差）；带微调功能的内部参考时钟源；带可选择晶体振荡器或陶瓷谐振器的外部参考时钟源。开发支持•单线背景调试接口•片上及在线仿真（ICE）►-40◦C~125◦C的运行温度范围►2.7V~5.5V的运行电压范围SchoolofElectricalandInformationMCS9S08DZ60微控制器主要特性外围设备•ADC数模转换器—24通道，12位分辨率，2.5uS转换时间，自动比较功能，1.7mV/°C温度传感器，包含内部能隙参考源通道•ACMPx—两个模拟比较器，支持比较器输出的上升、下降或任意边沿触发的中断；可选择与内部参考电压源进行比较•MSCAN—CAN协议–V2.0A和B；支持标准和扩展数据帧；支持远程帧；5个带有FIFO存储机制的接收缓冲器；灵活的接收识别符过滤器，可编程如下：2x32位、4x16位或8x8位•SCIx—两个串行通信接口SCI，可支持LIN2.0协议和SAEJ2602协议；全双工；主节点支持break信号生成；从节点支持中断信号检测；支持激活边沿唤醒SchoolofElectricalandInformationMCS9S08DZ60微控制器主要特性外围设备•SPI（串口外围设备接口模块）—全双工或单线双向；双重缓冲发射和接收；主从模式选择；支持高位优先或低位优先的移位•IIC—支持最高100kbps的总线波特率；多主节点模式运行；可编程的从地址；通用呼叫地址；逐字节数据传输驱动的中断•TPMx—一个6通道（TPM1）和一个2通道（TPM2）；可支持输入捕捉，输出比较，或每个通道带缓冲的边沿对齐PWM输出•RTC—（实时时钟计数器）8位模数计数器，带基于二进制或十进制的预分频器；实时时钟功能，使用外部晶体和RTC来确保精确时基、时间、日历或任务调度功能；内带低功耗振荡器（1kHz），用于周期唤醒而不需要外部器件输入/输出•53个通用输入/输出（I/O）管脚和1个专用输入管脚•24个中断管脚，每个管脚带触发极性选择•所有输入管脚上带电压滞后和可配置的上下拉器件•所有输入管脚上可配置输出斜率和驱动强度SchoolofElectricalandInformationMCS9S08DZ60—内部结构内部结构内核：中央处理器CUP后台调试控制器BDC断点控制器BKP用户闪存60k，用于存放用户程序和数据，在正常运行时为只读4k的RAM存储器用做堆栈、保存中间结果及动态数据。2k的EEROM保存组态、设置信息等半永久数据。SchoolofElectricalandInformation多功能时钟发生器MCG说明：多功能时钟发生器（MCG）模块为MCU提供了几个时钟源选项。MCG模块中包含1个锁频环（FLL）和1个锁相环（PLL），可以由内部或外部参考时钟控制。模块可以选择FLL或PLL时钟作为MCU系统时钟，也可以选择内部或外部参考时钟作为MCU系统时钟。无论选择哪个时钟源，它都要通过降阶总线分频器，该分频器允许生成更低的输出时钟频率。MCG还控制一个外部振荡器（XOSC），以便把晶体或共鸣器用作外部参考时钟。SchoolofElectricalandInformation系统时钟分配下面列出了本MCU中使用的时钟：•BUSCLK—总线频率始终为MCGOUT的一半•LPO—独立的1kHz时钟，可以作为COP和RTC模块的时钟源。•MCGOUT—MCG的主输出，为总线频率的两倍。•MCGLCLK—在BUSCLK被配置为以很低的频率运行的系统中，开发工具可以选择这一时钟源来加快BDC通信。•MCGERCLK—外部参考时钟，可用作RTC时钟源。它还可以用作ADC和MSCAN的备用时钟。•MCGIRCLK—内部参考时钟，可用作RTC时钟源。•MCGFFCLK—固定频率时钟，可用作TPM1和TPM2的时钟源。•TPM1CLK—TPM1的外部输入时钟源。•TPM2CLK—TPM2的外部输入时钟源。SchoolofElectricalandInformation系统时钟分配SchoolofElectricalandInformationMCG模块的主要特性•锁频环(FLL)—使用内部32-kHz参考时，全电压和温度范围内2%的偏差—可以使用内部或外部参考控制FLL•锁相环(PLL)—压控振荡器(VCO)—模数VCO分频器—相位/频率检测器—集成环路滤波器—带中断功能的锁定检测器SchoolofElectricalandInformationMCG模块的主要特性•内部参考时钟—9个调整位，确保精确度—可选择为MCU的时钟源•外部参考时钟—外部振荡器控制—具有复位功能的时钟监控器—可选择为MCU的时钟源•提供参考分频器•所选的时钟源可以除以124或8•无论在FLL还是PLL模式中，BDC时钟（MCGLCLK）是一个由DCO（数控振荡器）输出除以2得出的常量。SchoolofElectricalandInformationMCG寄存器--MCG控制寄存器1(MCGC1)返回SchoolofElectricalandInformationMCG寄存器--MCG控制寄存器2(MCGC2)返回SchoolofElectricalandInformationMCG寄存器--MCG状态和控制寄存器(MCGSC)SchoolofElectricalandInformationMCG寄存器--MCGControlRegister3(MCGC3)SchoolofElectricalandInformationMCG操作模式SchoolofElectricalandInformationMCG操作模式--FEIFLLEngagedInternal（FEI）是默认运行模式并且当满足下列条件时就进入该模式:•CLKS位写入00•IREFS位写入1•PLLS位写入0•RDIV位写入000。因为内部参考时钟频率在修正后应介于31.25kHz-39.0625kHz之间，所以不需要进一步分频。在FEI模式中，MCGOUT时钟源自FLL时钟，由内部参考时钟控制。MCGLCLK来自FLL，PLL被禁止并处于低功率状态。MCGC3,PLL模式禁止，选择FLL选择系统时钟源FLL或PLL选择内部参考时钟作为时钟源SchoolofElectricalandInformationMCG操作模式--FLLEngagedExternal(FEE)当满足下列条件时就进入FLLengagedExternal（FEE）模式：•CLKS位写入00•IREFS位写入0•PLLS位写入0•RDIV位写入介于31.25kHz-39.0625kHz频率范围内的分频参考时钟。在FEE模式中，MCGOUT时钟来自FLL时钟，由外部参考时钟控制。使能的外部参考时钟可以是外部晶体/谐振器，也可以是另外一个外部时钟源。MCGLCLK来自FLL，PLL被禁止并处于低功率状态。选择外部参考时钟作为时钟源MCGC3,PLL模式禁止，选择FLLSchoolofElectricalandInformationMCG操作模式--FLLBypassedInternal(FBI)在FLLBypassedInternal（FBI）模式中，MCGOUT时钟来自内部参考时钟，FLL处于运行状态但其输出时钟未使用。当满足以下条件时就进入FLLBypassedInternal模式：•CLKS位写入01•IREFS位写入1•PLLS位写入0•RDIV位写入000。由于内部参考时钟频率在修正后应已经介于31.25kHz-39.0625kHz之间，所以不需要进一步的分频。•LP位写入0在FLLBypa