第六章计数器2任意进制计数器的构成1

数字电子技术基础阎石主编（第五版）信息科学与工程学院基础部1一同步二进制计数器（P278）1．同步二进制加法计数器6.3.2计数器示例芯片*中规模集成的4位同步二进制计数器74161(74LS161):2、4位同步二进制减法计数器（P284）3、4位同步二进制可逆计数器示例芯片a.单时钟方式－74LS191b.双时钟方式－74LS193【】内容回顾2二、同步十进制计数器（P287）1、同步十进制加法计数器示例芯片*中规模集成的4位同步二进制计数器74160(74LS160):2、同步十进制减法计数器（P292）【】内容回顾3、十进制可逆计数器74LS190：3【】内容回顾*中规模集成的4位同步二进制计数器74161(74LS161):其逻辑图形符号及功能表如图所示。6.3.2计数器注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKRDLDEPET输出端工作状态0异步清零1011111111100预置数（同步）保持（包括C）保持（但C＝0）计数(a)逻辑图形符号（b）功能表四位同步计数器74161（74LS161）的图形符号及功能表RDLDLDRD4【】内容回顾*中规模集成同步十进制计数器74160(74LS160):74160(74LS160)逻辑符号和功能表如图所示。注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。6.3.2计数器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160RDLDEPET输出端工作状态0清零(异步）1011111111100预置数(同步）保持（包括C）保持（但C＝0）计数(a)逻辑图形符号（b）功能表同步十进制加法计数器74160(74LS160)的图形符号及功能表CLK5三、异步计数器在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。6三、异步计数器1.异步二进制计数器6.3.2计数器原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q端。在末位+1时，从低位到高位逐位进位方式工作。2Q1QCLK0031001020010111000Q04567101110111①.异步二进制加法计数器7右图是由JK触发器构成的异步3位二进制加法计数器。波形如图所示6.3.2计数器tCLK00Q00Q1Q20ttt加加加加加tCP000Q00Q1Q20ttt加加加加加8②异步二进制减法计数器6.3.2计数器构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q端。在末位-1时，从低位到高位逐位借位方式工作。2Q1QCLK0031001020010111000Q04567101110111原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转9右图是由JK触发器构成的异步3位二进制减法计数器。波形如图所示6.3.2计数器tCP000Q00Q1Q20ttttCLK000Q00Q1Q20ttt102.异步十进制（加法）计数器6.3.2计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010~1111这六个状态电路状态等效十进制数进位输出3Q2Q1Q0QC00000000001100100000113200410150000100161011071000080100119010010001计数脉冲顺序1234567891011121314151610101100110111101111000011121314151600000011由JK触发器构成的异步十进制计数器,其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。6.3.2计数器111131232213100KQQJKJKQJKJ12*二－五－十进制异步计数器74LS290:其逻辑图如图所示6.3.2计数器示例芯片（P298）13CLK0为计数输入端，Q0为输出：二进制计数器；CLK1为输入端，Q1、Q2、Q3为输出：五进制计数器；CLK0为计数输入端，CLK1与Q0相连，Q0、Q1、Q2、Q3为输出：十进制计数器。R01、R02：异步置0(0000)输入端S91、S92：异步置9(1001)输入端14其逻辑符号及功能表如图所示6.3.2计数器R01R02CLK0S91S92Q1Q2Q3Q074LS290R01R02S91S921100Q3Q2Q1Q000000011置零说明置九000000×××××二进制计数器从Q0输出五进制计数器×从Q3Q2Q1输出与Qo相接十进制计数器从Q3Q2Q1Q0输出异步计数器74LS290的逻辑符号和功能表（a）逻辑符号（b）功能表CLK1CLK0CLK115常用TTL计数器16四、任意进制计数器的构成方法若已有N进制计数器（如74LS161)，现在要实现M进制计数器6.3.2计数器N进制M进制NMNM任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。171.MN的情况在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。6.3.2计数器置数法置零法18a.置零法：置零法适用于有置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。6.3.2计数器异步清零暂态19a.置零法（复位法）基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。异步清零SM状态进行译码产生置零信号并反馈到异步清零端()，使计数器立即返回S0状态。SM状态只在极短的瞬间出现，通常称它为“过渡态”。DR暂态10ns左右20异步复位法（异步置零）适用于异步清0的集成计数器，当满足清0条件时，立即清0。①计数到M时，清0，②写SM=（）2，全部Q为1的端相与非→DR利用异步复位端，跳过多余状态，实现任意进制计数。DR21【例】用74160实现7进制计数器。置零法，M=7，在SM=S7=0111处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(012QQQRD22【例】用74161实现12进制计数器。置零法，M=12，在SM=S12=1100处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3)(23QQRD23注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。6.3.2计数器0101100000124b.置数法：有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。6.3.2计数器利用端重复置入某个数值，跳过多余状态（N-M个），实现任意进制计数。DL256.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取前M种状态置零取0000——（M-1）2个状态(以具有同步预置数端的集成计数器为例)DL26【例】用74160实现7进制计数器(置数法)。(1)置数法（取前M种状态），CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(12QQDL00000SM=7，在SM-1=S6=0110处反馈置零。276.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取后M种状态取后M种状态取(N-M)2——(N-1)2个状态。可采用进位输出端置最小数(N-M)2法(以具有同步预置数端的集成计数器为例)DL28【例】用74160实现7进制计数器(置数法)。(2)置数法（取后M种状态），CLK计数输入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(CDLM=7，在进位输出端处反馈置最小数数SN-M=S10-7=S3=00111296.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取中间M种状态取后M种状态取中间M种状态取(i)2——(i+M-1)2共M个状态(以具有同步预置数端的集成计数器为例)DL30①选定循环初态Si，确定i，写i=（）2，→D3D2D1D0②判定循环末态Si+M-1③写i+M-1=（）2，将Si+M-1全部Q为1的端相与非→DL同步预置数法:31【例】用74161实现12进制计数器。(2)置数法（i=1），CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300011S)(23QQDLM=12，在SM+i-1=S12=1100处反馈置1。32【例】用74161实现12进制计数器。(2’)置数法（i=3），CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300113S)(123QQQDLM=12，在SM+i-1=S14=1110处反馈置1。33【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。进制计数器为时，10,)(003QQDLA6.3.2计数器解：置位信号为)(DL01303QQAQQQAY预置数为D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆111AY进位输出CLK进制计数器为时，12,)(1013QQQDLA34小结基本要求：1.掌握74160、74161各管脚的功能；2.掌握用74160、74161实现不同进制的方法。作业：P349思考题和习题6-12题、6-13题、6-14题、6-16题35（1）M=M1•M2，即M分解为M1×M2，可采用串行进位方式/并行进位方式。（以两片级联为例）串行进位方式:以低位片的进位输出信号作为高位片的时钟输入信号。两片始终同时处于计数状态.并行进位方式:以低位片的进位输出信号作为高位片的控制信号（使能），两片的CLK同时接计数输入。整体清0方式整体置数方式串行进位方式并行进位方式如果要求实现的进制M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现M进制计数器。2.MN的情况36（2）当M为素数时，不能分解为M1和M2，采用整体清0/整体置数方式。首先将两片N进制计数器按串行进位方式或并行进位方式联成N×NM进制计数器，再按照MN的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。37【例】用74160实现100进制计数器。(1)并行进位，M=100=10*10。CLK计数输入进位输出111C1234561112131415161778910Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D338【例】用74160实现100进制计数器。(2)串行进位，M=100=10*10。CLK计数输入？思考：为什么进位端要加一个反相器？不加会有什么结果？111Q0Q1Q2Q3EPCLK74160