第4章补充(QuartusII操作-详细)

1QuartusII集成开发工具23.1数字系统设计流程3.2常用的PLD设计EDA工具软件3.3QuartusⅡ简介3.3设计实例3.5设计输入3.6设计的编译3.7设计的仿真验证3.8时序分析3.9器件编程3.10仿真工具ModelSim3.11QuartusⅡ软件使用技巧3.12仿真中应注意的问题第3章QuartusII集成开发工具33.1数字系统设计流程一、设计输入二、设计处理三、模拟仿真四、编程下载内容概要43.1数字系统设计流程图3-1数字系统设计流程分析系统功能和性能要求1划分功能模块2设计各子模块3各子模块进行综合、优化、仿真3对系统模拟仿真5如果仿真结果与预期要求不符，应修改设计，再重新仿真！53.1数字系统设计流程图3-2用PLD实现数字系统的设计流程模拟仿真设计输入•图形•HDL文本•网表输入设计处理•综合•优化•器件适配•布局、布线功能仿真（前仿真）时序仿真（后仿真）在线测试下载编程123363.1数字系统设计流程（1）图形输入（GraphicDesignEntry）图形化、最直接的输入方式采用自顶向下逻辑分块的方法优点：•适合描述连接关系和接口关系；•便于进行接口设计和引脚锁定；•容易实现仿真，便于观察信号；•执行效率高、运行速度快。缺点：•输入效率较低；•不便于描述复杂逻辑功能。1.设计输入将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到软件中。73.1数字系统设计流程（2）HDL文本输入优点：•适于描述复杂逻辑功能；•便于设计的保存、移植和复用；•结果易仿真，便于观察；•适于规范、易于语言描述、易于综合、速率较低的电路。缺点：•依赖于好的综合器；•描述连接关系和接口关系不直观。83.1数字系统设计流程（3）标准EDA设计输入（StandardEDADesignEntry）可直接移植其它EDA工具设计的电路，无须重新输入可接受的网表有EDIF、VHDL、VerilogHDL格式网表输入时，两个系统中采用的库必须一一对应但仿真时信号不易于观测PLD器件的设计往往采用层次化的设计方法：•将系统划分为几个功能模块；•描述系统总功能的模块放置在最上层，称为顶层设计，一般用图形文件表示各子模块间的连接关系和芯片内部逻辑与管脚的接口关系；•描述系统最基本功能的模块放置在最下层，称为底层设计，一般用HDL语言描述各子模块的逻辑功能。网表输入93.1数字系统设计流程（1）综合和优化综合：将模块化设计产生的多个文件合并为一个网表文件，并使设计层次平面化，即将逻辑描述转换成一些基本模块（如触发器、逻辑门等）。优化：进行逻辑化简，去除冗余项，尽量减少器件资源的耗用。（2）器件适配（映射）将设计分为多个适合具体器件内部逻辑资源实现的逻辑小块的形式。（3）布局和布线布局：将已分割的逻辑小块放到器件内部逻辑资源的具体位置，使易于连线，且连线最少；布线：利用器件的布线资源完成各功能块之间和反馈信号之间的连接。（3）生成编程文件生成供器件编程使用的数据文件——编程目标文件。2.设计处理从设计输入文件到熔丝图文件（CPLD）或位流文件（FPGA）的编译过程。103.1数字系统设计流程（1）功能仿真（前仿真）在设计输入阶段进行，不考虑信号时延的仿真——主要验证功能是否正确。（2）时序仿真（后仿真）在选择了具体器件、并完成了布局布线后进行的含有定时关系的仿真——主要验证功能和时序是否正确。（3）在线测试当器件编程后，利用实验手段在线测试器件的功能和性能指标。3.模拟仿真用户可在设计过程的每个阶段对每个模块或整个系统进行模拟仿真。113.1数字系统设计流程两种编程方式：在系统编程（ISP，In-SystemProgrammable）：PLD不必从电路板上取下来，通过下载电缆利用计算机直接对器件进行编程，使器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构。电路板上必须预留编程接口（如JTAG接口）。专用的编程器编程：PLD必须从电路板上取下来，插入编程器上的器件插座中，对器件进行编程。3.编程下载将设计阶段生成的编程目标文件装入到PLD器件中。ISP123.3QuartusⅡ简介一、QuartusⅡ的设计流程二、QuartusⅡ的图形用户界面三、QuartusⅡ的图形用户界面功能内容概要133.3QuartusⅡ简介一、QuartusⅡ的设计流程(1)(2)(3)(5)(3)设计要求设计输入功能仿真综合布局布线时序分析时序仿真编程、配置设计修改(6)(7)全编译143.3QuartusⅡ简介二、QuartusⅡ的图形用户界面2Status窗口3主工作区域3ChangeManager窗口1ProjectNavigator窗口5Messages窗口6Tclconsole窗口153.3QuartusⅡ简介按F1键，可打开帮助窗口，即时访问对话框上的信息、高亮度的菜单命令或弹出式信息；或按Shift+F1键，鼠标变为一个问号，在图元、宏单元符号等屏幕显示的任何项目上单击鼠标左键，可获得该项目的帮助；或单击工具栏上的帮助按钮，鼠标也会变为一个问号，然后单击想要获得帮助的项目。如何获取在线帮助呢?163.3设计实例设计要求首先设计一个半加器，然后用半加器构成全加器。173.3设计实例设计方法：1.首先在资源管理器下创建一个工作目录。2.在QuatusII中创建一个工程，工程名最好与顶层图形文件同名。3.子模块设计：每个模块可以用HDL语言描述（模块名最好与程序文件名同名！），对每个模块进行编译、仿真，通过后然后生成模块符号。3.顶层设计：创建一个顶层图形文件，将各模块符号放到图中，添加输入、输出引脚，连线；编译，仿真。5.给输入、输出引脚分配引脚号码，编程下载。183.3设计实例建议：初学QuartusII时，不要直接执行“ProcessingStartSimulation”命令，或直接单击工具条上的仿真快捷按钮（因为这样是对已打开且上次刚刚仿真过的文件进行仿真）！而应执行“ProcessingSimulationTool”命令，打开仿真器工具窗口，在其中设置仿真类型为Timing或Functional，并确认“Simulationinput”栏中显示的是当前需要仿真的波形文件，再单击“Start”，开始仿真。193.3设计实例（5）仿真通过后，执行“Create/UpdateCreateSymbolFilesforCurrentFile”菜单命令，创建模块符号。注意：执行“ViewFitinWindow”命令，可以使波形缩小到窗口大小，以便于观察整个波形！203.3设计实例②将未使用引脚指定为输入：然后在Device页面中单击“Device&PinOptions”按钮，打开“Device&PinOptions”对话框；213.3设计实例选择“UnusedPins”标签，在“Reserveallunusedpins”域中选择“Asinputs,tri-stated”单选钮。不要选其它项！223.3设计实例第5步：给输入、输出引脚分配引脚号码，编程下载（1）对顶层图形文件counter_7seg.bdf进行引脚锁定；执行“AssignnmentsAssignmentEditor”菜单命令参见3.6的四、引脚锁定信号名引脚号233.5设计输入一、创建工程二、图形设计输入方法三、文本输入方法四、建立存储器编辑文件五、创建顶层图形设计文件内容概要243.5设计输入QuartusIITextEditor文本输入•AHDL,VHDL,VerilogHDLMemoryEditor存储器输入•HEX,MIFSchematicDesignEntry图形设计输入3rd-PartyEDATools第3方EDA工具EDIFHDLVQM（VerilogQuartusMapping）Mixing&MatchingDesignFilesAllowedEDA设计输入方法253.5设计输入设计输入文件QuartusIIMemoryEditorQuartusIITextEditorQuartusIIBlockEditorTop-LevelFile.bdf.gdfTop-leveldesignfilescanbe.bdf,.tdf,.vhd,.vhdl,.v,.vlg,.edifor.edf.bsf.vhdBlockFileSymbolFileTextFileTextFile.vTextFileImportedfromthird-partyEDAtoolsMentorGraphics,Synopsys,Synplicity,etc...GeneratedwithinQuartusIIVHDLSchematicSchematic.tdfTextFileAHDLVerilog.edf.edifTextFile.v,.vlg,.vhd,.vhdl,vqmMegaWizard®Manager263.5设计输入一、创建工程1.打开创建工程向导执行菜单命令“FileNewProjectWizard”，打开Introduction对话框。单击“Next”。2.选择所建立工程的工作目录，输入工程名称、顶层实体名工程名称可以是任何名字，建议使用和顶层实体名相同的名字。顶层实体名称必须和顶层文件名字相同！单击“Next”。工作目录和工程名不能有空格和汉字！273.5设计输入3.加入设计文件（必要时）（1）单击Add按钮，从其他工作目录中选择所需要的现成的源文件（只是指向该文件位置）；（2）单击“UserLibraryParameters”按钮，可以加入用户自己定义的库函数：选择其路径和文件名，单击“Add”加入。（3）单击“Next”。第3步也可以略过，以后再创建设计文件，或者以后再用“ProjectAdd/RemoveFilesinProject…”命令将其他工作目录中的文件添加到本工程中。283.5设计输入3.指定第三方对代码进行综合和仿真的工具（需要时）在安装QuartusII软件时，缺省的情况下安装了综合和仿真工具，也可以选择QuartusII软件支持的其它综合或仿真工具。在弹出的对话框中，选择适当的工具，或者什么也不选，单击“Next”。293.5设计输入5.指定目标器件类型在“Family”栏中选择“StratixII”，选择“Yes”单选钮；单击“Next”；在下一对话框中选择具体的器件型号，然后单击“Next”。303.5设计输入6.完成在最后一步中，显示了在前面几步中所做选择的信息。确认无误后单击“Finish”。313.5设计输入执行“AssignmentsSettings”菜单命令，弹出“Settings”窗口Files——添加和删除文件；UserLibraries——添加用户库；Device——更改器件系列；EDAToolSettings——设置其它EDA工具；TimingAnalyzer——定时分析设置Simulator——仿真设置：选择功能仿真或时序仿真对工程设置进行修改323.5设计输入二、图形设计输入方法图形设计文件的创建利用库函数LibraryFunction(Block)画原理图•逻辑门、触发器、引脚和其它基本单元符号•Altera兆功能函数（Megafunction）和LPM(LibraryofParameterizedModules，参数化的模型库）为Verilog、VHDL或AHDL设计文件创建符号使用导线和总线连接所有的图形块（Block）图形编辑器（SchematicEditor）的使用创建简单的测试设计文件来理解Altera的兆功能函数•PLL,LVDSI/O,Memory创建顶层图形文件便于查看和连接又称为块编辑器（BlockEditor）,可以原理图（Schematic）和结构图（BlockDiagram）形式输入和编辑图形设计信息。333.5设计输入建立图形设计文件的方法：1.建立一个新文