您好,欢迎访问三七文档
当前位置:首页 > 行业资料 > 其它行业文档 > 第三章存储系统练习题(答案).
3.3练习题一、选择题1、存储字长是指(B)。A.存放在一个存储单元中的二进制代码组合;B.存放在一个存储单元中的二进制代码个数;C.存储单元的个数。2、存储单元是指(B)。A.存放一个字节的所有存储元的集合;B.存放一个机器字的所有存储元的集合;C.存放一个二进制信息位的存储元的集合。3、和外存储器相比,内存的特点是(A)。A.容量小、速度快、成本高;B.容量小、速度快、成本低;C.容量大、速度快、成本高;D.容量大、速度快、成本低。4、计算机的存储器采用分级存储体系(多级结构)的主要目的是(D)。A.便于读/写数据;B.减小机箱的体积;C.便于系统升级;D.解决存储容量、价格和存取速度之间的矛盾。5、某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为(D)。A.64,16;B.16,64;C.64,8;D.16,16。6、一个16K×32位的存储器,其地址线和数据线的总和是(B)。A.48;B.46;C.36。7、一个512KB的(SRAM)存储器,其地址线和数据线的总和是(C)。A.17;B.19;C.27。8、某计算机的字长是16位,它的存储容量是64KB,按字编址,它的寻址范围是(C)。A.64K;(0~(64K-1))(0~64K)B.32KB;(0~32KB)C.32K;(0~(32K-1))(0~32K)D.64KB。(0~64KB)9、某机字长32位,其存储容量为1MB。若按字编址,它的寻址范围是(C)。A.0~(1M-1);B.0~(512K-1)B;C.0~(256K-1);D.0~256KB。10、某计算机的字长是32位,其存储容量为4MB。若按半字编址,它的寻址范围是(C)。A.0~4MB;B.0~2MB;C.0~(2M-1);D.0~(1MB-1)。11、某计算机字长32位,其存储容量为16MW。若按双字编址,它的寻址范围是(B)。A.0~(16M-1);B.0~(8M-1);C.0~(8MB-1);D.0~(16MB-1)。12、某SRAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目是(D)。A.23;B.25;C.50;D.19。13、相联存储器是按(C)进行寻址的存储器。A.地址指定方式;B.堆栈存取方式;C.内容指定方式;D.地址指定与堆栈存取方式结合。14、交叉存储器实质是一种(A)存储器,它能()执行()独立的读/写操作。A.模块式,并行,多个;B.模块式,串行,多个;C.整体式,并行,一个;D.整体式,串行,多个。15、一个四体并行交叉存储器,每个模块的容量是16K×32位,存取周期为200ns,在下述说法中(B)是正确的。A.在200ns内,该存储器能向CPU提供256位二进制信息;B.在200ns内,该存储器能向CPU提供128位二进制信息;C.在50ns内,每个存储模块能向CPU提供32位二进制信息;D.在50ns内,该存储器能向CPU提供128位二进制信息。16、在主存储器和CPU之间增加Cache的目的是(C)。A.扩大主存储器的容量;B.扩大CPU中通用寄存器的数量;C.解决CPU和主存之间的速度匹配问题;D.既扩大主存容量又提高了存取速度。17、采用虚拟存储器的主要目的是(C)。A.提高主存的存取速度;B.提高外存的存取速度;C.扩大存储器的寻址空间且能自动进行管理和调度;D.扩大外存的存取空间。18、常用的虚拟存储系统由(A)两级存储器组成。A.主存-辅存;B.Cache-主存;C.Cache-辅存;D.通用寄存器-主存。19、CPU通过指令访问主存所用的程序地址叫做(B)。A.逻辑地址;B.物理地址;C.真实地址。20、在程序的执行过程中,Cache与主存的地址映射是由(C)。A.操作系统来管理的;B.程序员来调度的;C.硬件自动完成的;D.操作系统辅助相应的硬件来完成的。21、以下四种类型的半导体存储器中,以传送同样多的字为比较条件,则读出数据传输率最高的是(B)。A.DRAM;B.SRAM;C.FLASH;D.EPROM。22、双端口存储器之所以能高速进行读/写,是因为采用了(B)。A.高速芯片;B.两套相互独立的读/写电路;C.流水技术;D.新型器件。23、双端口存储器(B)情况下会发生读/写冲突。A.左端口与右端口的地址码不同;B.左端口与右端口的地址码相同;C.左端口与右端口的数据码相同;D.左端口与右端口的数据码不同。24、下列因素中,与Cache的命中率无关的是(A)。A.主存的存取时间;B.块的大小;C.Cache的组织方式;D.Cache的容量。25、在Cache的地址映射中,若主存中的任意一块均可映射到Cache内的任意一行的位置上,则这种方法称为(A)。A.全相联映射;B.直接映射;C.组相联映射;D.混合映射。26、下列说法中不正确的是(A)。A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间;B.多级存储体系由Cache,主存和虚拟存储器构成;C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理;D.当Cache未命中时,CPU可以直接访问主存,而外存与CPU之间则没有直接通路。27、下列说法中正确的是(C)。A.虚拟存储器技术提高了计算机的速度;B.若主存由两部分组成,容量分别为2n和2m,则主存地址共需要n+m位;C.闪存是一种高密度、非易失性的读/写半导体存储器;D.存取时间是指连续两次读操作所需最小时间间隔。28、下列说法中正确的是(C)。A.半导体RAM信息可读可写,且断电后仍能保持记忆;B.半导体DRAM是易失性的,而SRAM则不是;C.SRAM只有在电源不掉的时候,所存信息是不易失的。29、通常计算机的内存储器可采用(A)。A.RAM和ROM;B.ROM;C.RAM。30、DRAM地址分两次输入(行选通RAS*和列选通CAS*)的目的是(B)。A.缩短读/写时间;B.减少芯片引出端线数;C.刷新。31、SRAM写入数据的条件是(A)。A.写入的地址应比写控制信号(R/W*=0)早到达;B.写入的地址应与写控制信号(R/W*=0)同时到达;C.写入的地址应比写控制信号(R/W*=0)迟到达。32、如果一个存储单元被访问,这个存储单元有可能很快会再被访问,这种特性称为(A)。A.时间局部性;B.空间局部性;C.程序局部性;D.数据局部性。33、如果一个存储单元被访问,这个存储单元及其邻近的存储单元有可能很快会被访问,这种特性称为(B)。ABCD同上题。34、下列元件中存取速度最快的是(B)。A.Cache;B.寄存器;C.内存;D.外存。35、下面所述不正确的是(C)。A.随机存储器可以随时存取信息,掉电后信息丢失;B.在访问随机存储器时,访问时间与单元的物理位置无关;C.内存中存储的信息均是不可改变的;D.随机存储器和只读存储器可以统一编址。36、640KB的内存容量为(C)。A.640000字节;B.64000字节;C.655360字节;D.32000字节。37、若存储器中有1K个存储单元,采用双译码(二维译码、重合寻址法)方式时将有译码输出线(D)条。A.1024;B.0;C.32;D.64。38、组成2M×8bit的内存,可以使用(C)。A.1M×8bit进行并联;B.1M×4bit进行串联;C.2M×4bit进行并联;D.2M×4bit进行串联。39、RAM芯片串联时可以(B)。A.增加存储器字长;B.增加存储单元数量;C.提高存储器速度;D.降低存储器的平均价格。40、下列有关高速缓冲存储器Cache的说法正确的是(B)。A.只能在CPU之外;B.CPU内外都可以设置Cache;C.只能在CPU之内;D.若存在Cache,CPU就不能再访问主存。二、判断题1、多体交叉存储器主要解决扩充容量的问题。(错)2、双端口存储器之所以能高速读写,是因为采用了流水技术。(错)3、在CPU和内存之间增加cache的目的是为了增加内存容量,同时加快存取速度。(错)4、CPU访问存储器的时间是由存储体的容量决定的,容量越大,访问存储器所需时间越长。(错)5、因为DRAM是破坏性读出,必须不断地刷新。(错)6、RAM中的任何一个单元都可以随时访问。(对)7、ROM中的任何一个单元不能随机访问。(错)8、一般情况下,ROM和RAM在主存储器中是统一编址的。(对)9、在当今的计算机系统中,存储器是数据传送的中心,但访问存储器的请求是由CPU或I/O发出的。(对)10、EPROM是可改写的,因而也是随机存储器的一种。(错)11、DRAM和SRAM都是易失性半导体存储器。(对)12、Cache存储器的内容是执行程序时逐步调入的。(对)13、双端口存储器在左右端口数据码相同的时候会发生读/写冲突。(错)14、计算机的存储系统采用分级存储体系的目的是解决存储容量、价格和存取速度之间的矛盾。(对)15、双端口存储器是并行存储器的一种。(错)三、综合题1、指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是破坏性读出的?哪些是非破坏性读出的?SRAM,DRAM,Cache,磁盘,光盘2、通常情况下SRAM由哪几部分组成?简述各部分的作用。解答要点:存储体,地址译码驱动电路,I/O电路(读写电路),控制电路。3、与SRAM相比,DRAM在电路组成上有什么不同之处?【解答】DRAM还要有动态刷新电路;另外,一般DRAM地址引线一般只有一半(约),用RAS、CAS来区分接收的是行地址或列地址;DRAM没有CS引脚,芯片扩展时用RAS(、CAS)代替其作用。4、设有存储器容量为1MB,字长为32位,若按以下方式编址,请写出地址寄存器、数据寄存器各为多少位?编址范围为多大?(1)按字节编址;(2)按半字编址;(3)按字编址。【解答】(1)20,32,0~(1M-1)(2)19,32,0~(512K-1)(3)18,32,0~(256K-1)A9~A0CS2114-1WEI/O3~I/O0A9~A0A9~A0A9~A0CSCSCS2114-22114-32114-4WEWEWEI/O3~I/O0I/O3~I/O0I/O3~I/O0与与与…………R/WD7┇D0A15A14~A10A9~A0CPUMREQ5、有4片Intel2114芯片,如图连接。问:第5题图4片2114的连接(1)图示的连接组成了几部分存储区域?共有多大的存储容量?字长是多少?【解答】图中组成了两部分存储区域;容量为2K×8,即字长8位。(2)写出每部分存储区域的地址范围。【解答】第1、2片2114地址范围是——FC00H~FFFFH(A15~A10=111111);第3、4片2114地址范围是——7C00H~7FFFH(A15~A10=011111)。(3)说明图中存储器的地址是否连续,若不连续,怎样修改才能使存储器的地址是连续的?【解答】图中存储器的地址不是连续的;可以将图中的A15与A10接线颠倒一下,原来的7C00H~7FFFH(A15~A10=011111)就变为F800H~FBFFH(A15~A10=111110),与另一部分FC00H~FFFFH成为地址连续的存储器。6、某DRAM芯片内部的存储元为128×128结构。该芯片每隔2ms至少要刷新一次。且刷新是顺序对128行的存储元进行的。设存储周期为500ns。求其刷新的开销(也即进行刷新操作的时间所占的百分比)。【解答】500×128=64000ns64/2000=3.2%7、试用Intel2116(16K×1位DRAM,逻辑符号如图)构成64K×8bit的存储器,该存储器采用奇偶校验。(1)求共需要多少片2116芯片?(2)画出存储体连接示意图;(3)写出各芯片RAS*和CAS*的形成条件;RAS*CAS*A6~A0WE*16K×1bitDinDoutIntel2116(4)若芯片内部存储元排列成128×128的矩阵,芯片刷新周期2ms,采用异步刷新方式,问存储器的刷新信号周期是多少?【解答】(1)16K×1位——64K
本文标题:第三章存储系统练习题(答案).
链接地址:https://www.777doc.com/doc-2120985 .html