第5章微机的存储器

第5章微机的存储器存锗是微机的重要蛆成部分之一，它的种类(9多，各种存储界存储信息的媒体，存储原属和方法也各不相同．本章主要以在霞机中广泛应用的半导体存储嚣为对象，在研究存储#丑其基本电路、差事知识的摹础上，着重研究存糖芯片及其与(：Pu之间的连接与扩充衄．此外，搞要介绍碰表面存储器．光盘存储群以及一·些新型的存储器．5．1存储器的分类与组成存铺器按它和CPU的连接方式不同，可分为内存储#和外存储器．通过CPU的外部总绒直接与CPU相连的存销器称为内存储界(简称内存或主存)．CPU要遇过I／0接口电路才舶访问的存储#称为外存储器(简称外存或二组存储#)．按存储辨信息的器件和媒体来分，有半导体存储器。醋表面存储0D、磁泡存锌#和瘫芯存储群以及光盘存储婷．田5．1为CPU与存储群的连接坫构示意图．图中，内存由半导体存储嚣芯片组成，外存用有磺带、硬磁盘和软磁盘辞．田5，1CPU与存储鲁的座按坫构示露田随着大规模集成电路技术的发晨，目前微机的内存储韩几乎都由半9体#件构成．一、半导体存储器的分类半导体存储猫的分类如图5．2所示．按使用的功能可分为两大类，随机存取存储群RAM(RendomAccessMemory)和只读存储嚣ROM(ReadOnlyMemory)．RAM在程序执行过程中，每个存储单元的内容辗据程序的要求既可随时读出．又可随时写入，故可称读／写存衅嚣．它主要用来存艘用户程序、原始敷捐，中间结果．也用来与外存交换信息和用作堆栈等。RAM所存储的信息在断开电源时会立即消失，是一种易失性存储器。ROM在程序执行过程中，对每个存储单元的原存信息，只能读出，不能写入。ROM在断开电源时，所存储的信息不会丢失。因此，ROM常用来存储固定的程序，例如微机的监控程序、汇编程序、系统软件以及各种常数、表格等。RAM按工艺又可分为双极型RAM和MOSRAM两类，而MOSRAM又可分为静态(Static)和动态(Dynamic)RAM两种。双极型RAM的特点是存取速度快，但集成度低，功耗大，主要用于速度要求高的位片式微机中；静态MOSRAM的集成度高于双板型RAM，而功耗低于双极型RAM；动态RAM比静态RAM具有更高的集成度，但是它靠电路中的栅极电容来储存信息，由于电容器上的电荷会泄漏，因此，它需要定时进行刷新。只读存储器ROM按工艺也可分为双极型和MOS型，但一般根据信息写入的方式不而分为掩模式ROM，可编程PROM和可擦除、可再编程EPROM等几种。二、半导体存储器的组成半导体存储器的组成框图如图5．3所示。它一般由存储体、地址选择电路、输入输出电路和控制电路组成。(一)存储体存储体是存储l或。信息的电路实体，它由许多个存储单元组成，每个存储单元赋于一个编号，称为地址单元号。而每个存储单元由若干相同的位组成，每个位需要一个存储件，对存储容量为1K(1024个单元)X8位的存储体，其总的存储位数为：1024~8位＝8192位存储器的地址用一组二进制数表示，其地址线的位数”与存储单元的数量N之间的关系为：2”二N地址线数与存储单元数的关系列于表5．1中。(二)地址选择电路地址选择电路包括地址码寄存器，地址译码器等。地址译码器用来对地址码译码。设其输入端的地址线根数为n，输出线数为N，则它分别对应2”个不同的地址码，作为对地址单元的选择线。这些输出的选择线又叫字线。地址译码方式有两种：1．单译码方式(或称字结构)它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。如图5．3所示。这一方式需要的选择线数较多，只适用于容量较小的存储器。2。双译码方式(或称重台译码)双译码方式如图5．4所示。它将地址码分为X与Y两部分，用两个译码电路分别译码。K向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。Y向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。只有X向和Y向的选择线同时选中的那一位存储单元，才能进行读或写操作。由图可见，具有t024个基本单元电路的存储体排列成32x32的矩阵，它的X向和Y向译码器各有32根译码输出线，共64根。若采用单译码方式，则有1024根译码输出线。因此，双译码方式所需要的选择线数目较少，也简化丁存储器的结构，故它适用于大容量的存储器。(三)读／写电路与控制电路读／写电路包括读／写放大器、数据寄存器(三态双向缓冲器)等。它是数据信息输入和输出的通道。外界对存储器的控制信号有读信号(丽)、写信号(W豆)和片选信号(舀)等，通过控旧电路以控制存储器的读或写操作以及片选。只有片选信号处于有效状态，存储器才能外界交换信息。5，2随机存取存储器(RAM)一、静态随机存取存储器(一)静态RAM基本存储电路静态RAM的基本存储电路，是由6个MOS管组成的RS触发器，如图5．5所示。图中，T，、T：为负载管，T：、丁2交叉耦合组成了一个RS触发器，具有两个稳定状态。A点(相当于Q端)与B点(相当于Q端)可以分别寄存信息1和o。丁5、T。为行向选门，受行选线上的电平控制。T，、丁8为列向选通门，受列选线上的电平控制。由此，组减了双译码方式。当行选线与列选线上的信号都为高电平时，则分别将T：、T。与T，、丁8通，使A、B两点的信息经D与巧两点分别送至输入输出电路的I／O线及而线上，从而存储器某单元位线上的信息同存储器外部的数据线相通。这时，就可以对该单元位线上的信息进行读／写操作。写入时，被写入的信息从I／O和I／O线输入。如写1时，使I／O线为高电子，I／O线为低电平，经T，、T，与丁8、T。分别加至A端和B端，使T：截止而T：导通，于是A端为高电平，触发器为存1的稳态；反之亦然。图5．56管静态存储电路读出时，只要电路被选中，Ts、T‘与T，、丁6导通，A端与B端的电位就送到I／O及而线上。若原存的信息为1，则I／O线上为1，而线上为o；反之亦然。读出信息时，触发器状态不受影响，故为非破坏性读出。(二)静态RAM的组成静态RAM的结构组成原理图如图5．6所示。存储体是一个由64X64；4096个6管静态存储电路组成的存储矩阵。在存储矩阵中，X地址译码器输出端提供X。～xe：计64根行选择线，而每一行选择线接在同一行中的64个存储电路的行选端，故行选择线能同时为该行64个行选端提供行选择信号。Y地址译码器输出端提供Y。～Y。计64根列选择线，而同一列中的64个存储电路共用同一位线，故由列选择线可以同时控制它们与输入／蛀出电路(I／O电路)连通。很显然，只有行、列均被选中的某个单元存储电路，在其X向选通门与Y向选通门同时被打开时，才能进行读出信息和写入信息的操作。图中所示的存储体是容量为4K~1位的存储器，因此，它仅有一个I／O电路。如果要组成字长为4位或8位的存储韶，则每次存取时，同时应有4个或8个单元存储电路与外界交换信息。这种存储器中，将列按4位或8位分组，每根列选择线控制一组的列向门9同时打开，相应地，I／O电路也应有4个或8个。每一组的同一位，共用一个I／O电路。通常，一个RAM芯片的存储容量是有限的，需要用若干片才能构成一个实用的存储器。这样，地址不同的存储单元，可能处于不同的芯片中，因此，在选中地址时，应先选择其所属的芯片。对于每块芯片，都有一个片选控制端(亡5)，只有当片选端加上有效信号时，才能对该芯片进行读或写操作。一般，片选信号由地址码的高位译码产生。(三)静态RAM的读／写过程静态RAM的读／写过程参见图5．6。1．读出过程(1)地址码Ao～A：：加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在I／O电路的输入端。I／O电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上，(2)在送上地址码的同时，还要送上读／写控制信号(R／W或RD、WR)和片选信号(己5)。读出时，使R／W＝l，CS＝o，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。于是，存储单元中的信息被读出。2．写入过程(1)地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。(2)将要写入的数据放在DB上。(3)加上片选信号Z5：o及写入信号R／W；o。这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。(四)静态RAM芯片举例常用的静态RAM芯片有2114、2142、6116、6264等。下面仅举几例。Intel2114是一个容量为1K~4位的静态RAM芯片，其内部结构如图5．7所示，芯片的引脚图和逻辑符号见图5．8(a)和(L)。图中，A。～A。为10根地址线，可寻址2’’’1024(1K)个存储单元。I／O、～I／O：为4根双向数据线。W百为写允许控制信号线，W百‘o时为写入；W百：1时为读出。乏5为片选信号，己5＝o时，该芯片被选中。由于2114的容量为1024X4位，故有4096个基本存储电路，排成64X64的矩阵。用A3～A，6根地址线作为行译码，产生64根行选择线。用A。一A2与A94根地址线作为列译码，产生16根列选择线，而每根列选择线控制一组4位同时进行读或写操作。存5．8Intel2114芯片引脚及逻辑符号储器内部有4路I／O电路以及4路输入／输出三态门电路，并由4根双向数据线I／O广I／O，引出与外部数据总线相连。当更5＝o与W豆＝o时，经门l输出线的高电平将辖人数据控制线上的4个三态门打开，使数据写入，当Us＝o与W豆：1时，经门2输出的高电平将输出数据控制线上的4个三态门打开，使数据读出。Intel2142也是一个容量为1KX4位的静态RAM芯片，它的引脚及其同8086系境连接的情况已在第3章图3．6与图3。7中见过。它有A9～A。10根地址线和I／O：～I／Q4根数据线，每片可提供1KX4位存储容量。它有2个片选端乙Z与CS2，其中，一个片造端CS2接来自系统中的地址译码器输出的CS片选信号；另一个片选端CSl可用于选接8086CPU的百1花(选高位库)或Ao(选低位库)信号。此外，2142片上还有一个禁止辅出端OD，当它接高电平时，将禁止2142输出数据，而接低电平时，则允许2142输出数据，一个低电子有效的写信号端WE。Intel6116是CMOS静态RAM芯片，屑双列直插式、：+引脚封装。它的存储容量为12KX8位，其引脚及内部结构框图如图5．9所示。图5．96116芯片的引脚及内部结构框图6166芯片内部的存储体是一个由128X128＝16384个静态存储电路组成的存储矩阵。A。一A：。1l根地址线供对其进行行、列地址译码，以便对2”＝2048个存储单元进行选址。每当选中一个存储单元，将从该存储单元中同时读／写8位二进制信息，故6116有8根数据输入／输出线I／O。一I／O，。6116存储矩阵内部的基本存储电路上的信息，正是通过I／O控制电路和数据输入／输出缓冲器与CPU的数据总线连通的。数据的读出或写入将由片选信号己巨、写允许信号W豆以及数据输出允许信号OE一起控制。当己亘有效而WE为低电平时，U1导通，使数据输入缓冲器打开，信息将由I／Oo～I／O，写入被选中的存储单元；当CE与OE同时有效而WE为高电平时，2门导通，使数据输出缓冲器打开，CPU将从被选中的存储单元由I／O。～I／O，读出信息送往数据总线。无论是写人或读出，一次都是读／写8位二进制信息。二、动态随机存储器动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。(一)动态基本存储电路下面重点介绍常用的三管和单管这两种基本存储电路。1．三管动态基本存储电路三管动态基本存储电路如图5．10所示，它由丁1、丁：、丁33个管子和两条字选择线(读、写选择线)，两条数据线(读、写数据线