沿触发的D触发器

沿触发的D触发器为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有利于CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等几种。一、D触发器的组成器件(1)反相器1)CMOS反相器工作原理CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。两个MOS管的开启电压0GSthPV，0GSthNV，通常为了保证正常工作，要求DDGSthPGSthNVVV。若输入IV为低电平(如0V)，则负载管导通，输入管截止，输出电压接近DDV。若输入v为高电平(如DDV)，则输入管导通，负载管截止，输出电压接近0V。SDviv0T0TLGGSDVdd图1.1CMOS反向器2)CMOS反相器的主要特性a.电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。工作区Ⅰ：由于输入管截止，故0DDvV，处于稳定关态。工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，Iv值等于阈值电压thV。工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以00vV，处于稳定的开态。v0Vdd0Vgs(th)nvi12345图1.2CMOS反相器电压传输特性CMOS反相器的电流传输特性曲线图4.3所示，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。其他情况下，电流都极小。b.CMOS反相器具有如下特点：静态功耗极低。在稳定时，CMOS反相器工作在工作区Ⅰ和工作区Ⅴ，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。抗干扰能力较强。由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。电源利用率高。VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3～+18V。输入阻抗高，带负载能力强。Ids0Vgs(th)n12345Vdd+Vgs(th)pvi图1.3反相器电流传输特性3）反相器的逻辑电路设计图与版图PNP衬底N阱INOUTVDDVSSFOXFOXFOXNNPP图1.4COMS反相器剖面图图1.5COMS反相器电路图图1.6CMOS反相器电路结果很容易就看出来反相器的工作原理，如果出入电压为高的话，输出就为0，如果输入电压为低电平的话，输出就为高电平。（2）CMOS传输门MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。图1.7CMOS传输门所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。1）传输门的工作情当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V，vI在-3V到+5V的范围内TP将导通。由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。2)传输门的特点一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。3）传输门的逻辑设计电路图和版图图1.8CMOS传输门电路图图1.9CMOS传输门版图二、利用CMOS传输门的边沿触发器图2.1是利用CMOS传输门构成的一种边沿触发器。虽然这种电路结构在形式上也是一种主从结构，但是它有不同的动作特点。图2.1CMOS传输门的边沿D触发器（1）工作原理当输入时钟信号CLK为低电平时，D的逻辑值被送到节点A，值被送到节点B。传输门T2和T3关断，节点C上保持着前一个时钟脉冲上升沿时锁存的数据，该数据被送到触发器的输出端。当CLK转换为高电平时，传输门T1和T4关断，T2、T3导通，节点C上锁存新数据，新数据通过反相器被送到触发器的输出端。（2）特征表和特征方程特征表表1D触发器特征表CLKDQ(t+1)0xQ(t)100111特征方程:1nQD（3）D触发器的逻辑设计图和所对应的设计版图图2.2CMOS传输门边沿D触发器电路图图2.3COMS传输门边沿D触发器版图图2.4CMOS传输门边沿D触发器仿真结果