数字电子技术复习题

数字电子技术复习题一、选择题1.与十进制数（53.5）10等值的数或代码为（）A.(11010011.0101)8421BCDB.(36.8)16C.(110101.1)2D.(55.4)82.在下列一组数中，数值与(10001001)8421BCD相等的数是()A.(88)10B.(1010111)2C.(130)8D.(59)163.数值[375]10与下列哪个数相等。()A．[111011101]2B.[567]8C.[11101110]BCDD.[1F5]164.用8421码表示的十进制数45，可以写成_______()A．45B.[101101]BCDC.[01000101]BCDD.[101101]25.下列逻辑等式中不成立的是（）A．A+BC=（A+B）（A+C）B．1BABAABC．1ABBAD．BAABA6.和逻辑式BCAA相等的是()A、ABCB、1+BCC、AD、BCA7.根据反演规则，的反函数为______（）A.B.C.D.8.逻辑表达式ABCD的逻辑相邻项有_____个。（）A.1B.2C.3D.49.在利用卡诺图进行逻辑表达式化简时，4个最小项合并成一项时可以消去_____个变量。A.1个B.2个C.3个D.4个10.下列逻辑等式中不成立的是？（）A．A+BC=（A+B）（A+C）B．1BABAABC．1ABBAD．BAABA11.标准与或式是由_________构成的逻辑表达式()A.与项相或B.最小项相或C.最小项相与D.或项相与12.在下列各组变量取值中，能使函数F（A，B，C）=∑m(0.1.2.4.6)的值为1的是（）A.110B.101C.011D.11113.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（）A、5B、6C、8D、4314.逻辑函数Y=ABC+A+B+C的最简与或形式为（）A.已是最简与或形式B.0C.1D.A+B+C15.逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（）A.A+B+CB.A+BC.B+CD.B+AC16.函数F=A（A⊙B）的结果是()。EDECCAFE)]ED(CC[AFE)ED(CCAFE)EDCCA(FE)(DAFECCA.ABB.BAC.BAD.BA17.在下列四个逻辑函数表达式中，哪个是最小项表达式（）A．BABA)B,A(YB.CBCBABCA)C,B,A(YC.CABABCBCACBACBAY),,(D.Y(W,Q)=WQ+W’18．逻辑函数F(A,B,C)=AB+BC+CA的最小项标准式为（）A、F(A,B,C)=∑m(0,2,4)B、F(A,B,C)=∑m(1,5,6,7)C、F(A,B,C)=∑m(0,2,3,4)D、F(A,B,C)=∑m(3,4,6,7)19.在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后()A．乘积项个数越少B．实现该功能的门电路少C．该乘积项含因子少D．实现该功能的门电路越多20.已知逻辑变量A、B、F之间的关系用下图所示的电路图表示，则F与A、B的逻辑关系是()。ABFA.F=ABB.FABC.F=A⊙BD.F=A+B21.表达式A+BC与下列哪个表达式是相等的()A.A+BB.A+CC.(A+B)(A+C)D.B+C22.四选一数据选择器的输出表达式)()()()(013012011010AADAADAADAADF，若用该数据选择器实现1AF,则D0～D3的取值为()A.D0=D1=1，D2=D3=0B.D0=D1=0，D2=D3=1C.D0=D2=D3=D4=1D.D0=0，D2=D3=D4=123.8—3线优先编码器（74LS148）中，8条输入线7I~0I为11010101时，优先级最高为I7线，最低为I0线，则则输出2Y1Y0Y的逻辑电平是（）A.000B.010C.101D.11124.八选一数据选择器74LS151组成电路如图所示，该电路实现的逻辑函数是Y=___A.ABCABCABCABCB.ABCABCC.BCABCD.AB+BC+AC25.电路如图2所示，输出F的表达式为（）A.F=A+B+CB.F=ABCC.CBAFD.ABCF26.下面哪种触发器的输出仅受CLK信号跳变前瞬间输入信号的影响（）A.主从SR触发器B.脉冲的JK触发器C.电平触发的JK触发器D.边沿触发的D触发器27.对一个确定的时序逻辑电路，下列哪一项不能确定（）A．驱动方程B.状态转换表C.初始状态D.有效状态个数19.四个触发器组成的环行计数器最多有多少个有效状态（）A.4B.6C.8D.1628.M进制计数器状态转换的特点是：设定初态后，每来几个计数脉冲CP，计数器重新回到初态（）A．M-1B.M+1C.MD.2M29.根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种()A．加法、减法及加减可逆B.同步和异步C.二、十和N进制D.摩尔型和米里型30.在同步工作条件下，JK触发器的现态Qn=1，要求Qn+1=1，则应使（）A.J=×，K=0B.J=0，K=×C.J=1，K=×D.J=K=131.在同步工作条件下，JK触发器的现态Qn=0，要求Qn+1=0，则应使（）A.J=×，K=0B.J=0，K=×C.J=1，K=×D.J=K=132.同步时序逻辑电路下图所示，则次态方程Qn+1为()A.nQAB.nQAC.nQAD.nQA33.将三角波变换为矩形波，需选用（）A.多谐振荡器B.施密特触发器C.双稳态触发器D.单稳态触发器34.555定时器构成施密特触发器时，其回差电压为（）TQQ&CPAA．VCCB.1/2VCCC.2/3VCCD.1/3VCC35.某计数器的状态转换图下图所示，其计数的容量为（）A．八B.五C.四D.三二、填空题1.比较两个一位二进制数A和B，当A=B时输出F=1，则F的表达式是。2.若一个三位十进制数8421BCD码是100100100011,则它的余3BCD码。3.将2013个“1”同或起来得到的结果是。4.将2013个“1”异或起来得到的结果是。5.三态门的三种状态分别为：高电平、低电平和。6.数字电路按照是否有记忆功能通常可分为哪两类7.D触发器，当D与相连时，转化为Tˊ触发器。8.根据最小项的性质，任意两个不同的最小项之积应为。9.触发器接收输入信号之后的状态叫做，用n+1Q表示。10.由与非门构成的基本RS触发器若S=R=1,则次态Qn+1=。11.设计一个8421BCD码加法计数器，至少需要_________个触发器。12.一个T触发器，在T=1时，加上时钟脉冲，则触发器。13.将8421BCD码数10010111改为十六进制数是。14.加法器分为半加器和全加器，其中半加器的半加进位iC的表达式是。15.对于n个变量，构成最小项的个数为________。16.函数EDCBAF的反函数F是________________。17．对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是18.如果用触发器构成五十九进制计数器,至少需要个触发器。19.JK触发器若J=K=1,则次态Qn+1=_20.J－K触发器有保持、清0、置1和四种工作状态。21.同步RS触发器特性方程为22.M片N进制计数器串联后，最大计数容量为。23.在工作速度要求较高时,在同步和异步计数器两者中，应选用三、化简题1.用公式法将逻辑函数化简成为最简与或式：____CABBAABC0000010100111001011101112.用公式法将逻辑函数化简成为最简与或式：BCACBACBACBA____________3.用图形法将函数化简成为最简与或式：CADADCDBADCBAY4.用图形法将函数化简成为最简与或式：BCDDBACBBADCBAY5.用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=∑m(1,2,4,12,14)+∑d(5,6,7,8,9,10)6.用图形法将具有约束条件的函数化简成为最简与或式：F(A,B,C,D,)=∑m(0,2,3,4,5,6,11,12)+∑d(8,9,10,13,14,15)四、作图题1、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为02、设边沿JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。3、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0&QQRSCPJKQ123456五、分析题1．分析如图所示的组合逻辑电路，写出输出F的最简与或式，列出其真值表并指出电路的功能。2．分析如图所示的组合逻辑电路，写出输出F的最简与或式，列出其真值表并指出电路的功能。3．分析下图所示电路，画出状态转换图，并指出是几进制计数器。QQCPC11DDSSDRRDCPDSDRDQQABY1●●≥1○≥1○●≥1○≥1○ABY1●●&○&○●&○&○4．分析下图所示电路，画出状态转换图，并指出是几进制计数器。5．分析下图所示时序电路，画出状态转换图，并简述功6．分析下图所示时序电路，画出状态转换图，并简述功CP○＞○＞74290CP0Q0Q1Q2Q3S9AS9BR0AR0BCP100CP○＞○＞74290CP0Q0Q1Q2Q3S9AS9BR0AR0BCP100CP1JC1FF0○1JC1FF1○○1JC1FF2○●Q0Q1Q21K1K1K○○_1111Q2●六、设计题1.用3线/8线译码器74138和若干个与非门实现一个奇偶校验电路，要求当输入是奇数个1时，输出为1，列出具体设计过程2.用数据选择器74153和若干个门电路实现一个三变量多数选择电路，要求当输入达到或超过2个1时，输出为1，列出具体设计过程。●●CP＞1DC1FF0○＞1DC1FF1○＞1DC1FF2○Q0Q1&1Q0Q1Q2Q2O0D3D2D1D0A1A0STY74LS153oY0Y1Y2Y3Y4Y5Y6Y7○○○○○○○○○○A0A1A2STBSTCSTA74LS1383.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。2nQ1nQ0nQ的状态转换图为：0000010111001101114.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。5.利用两片74161级联构成100进制计数器，写出分析步骤，画出相应电路连线图。6.利用两片74161级联构成180进制计数器，写出分析步骤，画出相应电路连线图。7.利用两片74290级联构成60进制计数器，写出分析步骤，画出相应电路连线图。nnnQQQ012000001011100101010/0//0/0/074161Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR74161Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR74161Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR74161Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR○＞○＞74290CP1Q0Q1Q2Q3S9AS9BR0AR0BCP0○＞○＞74290CP1Q0Q1Q2Q3S9AS9BR0AR0BCP0/1