整理版集成电路题目

一、填空1、CMOS逻辑电路中NMOS管是增强型，PMOS管是增强型；NMOS管的体端接地，PMOS管的体端接VDD。2、CMOS逻辑电路的功耗由3部分组成，分别是动态功耗、开关过程中的短路功耗和静态功耗；增大器件的阈值电压有利于减小短路功耗和静态功耗。3、饱和负载NMOS反相器的3个主要缺点是：输出高电平有阈值损失、输出低电平不是0，与比例因子Kr相关、输出低电平时有静态功耗。4、三态输出电路的3种输出状态是：（高电平），（低电平）和（高阻态）。2、CMOS工艺可分为p阱、n阱、双阱三种。在CMOS工艺中，N阱里形成的晶体管是PMOS3、通常情况下，在IC中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、②非接触式两种。5、阈值电压VT是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成耗尽型、增强型两种。降低VT的措施包括：降低杂质浓度、增大Cox两种。1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS传输门，缺点：不能正确传输高电平；（2）PMOS传输门，缺点：不能正确传输低电平；（3）CMOS传输门，缺点：电路规模较大。2、对于一般的动态逻辑电路，逻辑部分由输出低电平的NMOS网组成，输出信号与电源之间插入了栅控制极为时钟信号的PMOS,逻辑网与地之间插入了栅控制极为时钟信号的NMOS二、简答题1.为什么的PMOS尺寸通常比NMOS的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN=2μP。2）根据逻辑阈值与晶体管尺寸的关系VM∝WP/WN，在VM较大的取值范围中，WP〉WN。2.什么是器件的亚阈值特性，对器件有什么影响？答：器件的亚阈值特性是指在分析MOSFET时，当VgsVth时MOS器件仍然有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。3.MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？答：短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。4.请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。答：对于PMOS晶体管，通常情况下衬底和源极都接最高电位，衬底偏压BSV=0，此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压BSV0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。影响：使得PMOS阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小5.什么是沟道长度调制效应，对器件有什么影响？答：MOS晶体管存在速度饱和效应。器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”。影响：当漏源电压增加时，速度饱和点在从漏端向源端移动，使得漏源电流随漏源电压增加而增加，即饱和区D和S之间电流源非理想。6.为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？答：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电压的值的增大，沟道内电场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。7、CMOS逻辑电路的功耗来源，及各自成因？答：（1）动态功耗：负载电容充、放点所消耗的功耗。（2）开关过程中的短路功耗：输入信号上升或下降过程中，直流导通电流引起的功耗。（3）静态功耗：由泄漏电流导致的功耗。8、什么叫上拉，下拉开关？答：在CMOS反相器中，NMOS管导通的作用是把输出拉到低电平，因此叫下拉开关。PMOS管导通的作用是把输出拉到高电平，因此叫上拉开关。把单个NMOS管和PMOS管换成一定串、并联关系。NMOS逻辑块叫下拉开关网络。PMOS逻辑块叫上拉开关网络。9.什么是CMOS电路？简述CMOS反相器的工作原理及特点。答：CMOS电路是指由NMOS和PMOS所组成的互补型电路。对于CMOS反相器，Vin=0时，NMOS截止，PMOS导通，Vout=VOH=VDD；Vin=VDD时，NMOS导通，PMOS截止，Vout=VOL=0。高低输出电平理想，与两管无关。从对CMOS反相器工作原理的分析可以看出，在输入为0或VDD时，NMOS和PMOS总是一个导通，一个截止，没有从VDD到VSS的直流通路，也没有电流流入栅极，因而其静态电流和功耗几乎为0。这也是CMOS电路最大的特点。10．以CMOS反相器为例，说明什么是静态功耗和动态功耗。答：对于CMOS反相器，静态功耗是指当输入为0或VDD时，NMOS和PMOS总是一个导通、一个截止，没有从VDD到VSS的直流通路，也没有电流流入栅极，功耗几乎为0。动态功耗包括短路电流功耗和瞬态功耗。短路电流功耗是指输入由0跳变到1或由1跳变到0的瞬变过程中，NMOS和PMOS都导通，存在从VDD到VSS的电流通路。瞬态功耗是指电路开关动作时，对输出端负载电容进行充放电引起的功耗。11、在图中标注出上升时间tr、下降时间tf、导通延迟时间、截止延迟时间，给出延迟时间tpd的定义。若希望tr=tf，求WN/WP。图中，导通延迟时间为tPHL，截止延迟时间为tPLH延迟时间tpd=(tPHL+tPLH)/2上升时间tr=2CL/KNVDDKN=μNCOX(W/L)N下降时间tf=2CL/KPVDDKP=μPCOX(W/L)P若希望tr=tf，则要求WP=2WN12．简述CMOS静态逻辑门功耗的构成。答：CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深亚微米器件，存在泄漏电流引起的功耗，此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。动态功耗包括短路电流功耗，即切换电源时地线间的短路电流功耗和瞬态功耗，即电容充放电引起的功耗两部分。VinVouttttPLHtPHLtftr50%50%50%50%90%90%10%10%13.降低电路的功耗有哪些方法？答：电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容、电源电压和时钟频率，所以减少负载电容，降低电源电压，降低开关活动性是有效降低电路功耗的方法。14、时钟抖动（clockJitter）时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化，也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为0的平均变量。三、计算题非饱和区：DSGSTH0VV-V21[()]2DSoxGSTHDSDSWICVVVVL饱和区：GSTHDS0V-VV1、考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2，VT0=0.8V，RL=200KΩ，W/L=2。计算VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质量。解：K’N=KN(W/L)=40uA/V2∴K’NRL=8V-1VinVT0时，驱动管截止，Vout=VOH=VDD=5VVOL=VDD-VT0+1/KNRL-2(V-V+1/KR)-2V/KRDDT0NLDDNL=0.147VVIL=VT0+1/KNRL=0.925VVIH=VT0+8V/3KRDDNL-1/KNRL=1.97V∴VNML=VIL-VOL=0.78VVNMH=VOH-VIH=3.03VVNML过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为VDD的1/4，即VDD=5V时取1.25V。2.考虑下面的反相器设计问题：给定VDD=5V，KN`=30uA/V2，VT0=1V设计一个VOL=0.2V的电阻负载反相器电路，并确定满足VOL条件时的晶体管的宽长比(W/L)和负载电阻RL的阻值。解：Vout=VOL时，晶体管非饱和导通，Vin=VOH=VDD∴(VDD-Vout)/RL=KN`（W/L）〔(VDD-VT0)VOL-1/2VOL2〕代值解得：RL（W/L）=2.05×105Ω3.设计一个VOL=0.6V的电阻负载反相器，增强型驱动晶体管VT0=1V，VDD=5V1）求VIL和VIH2）求噪声容限VNML和VNMH解：VOL=VDD-VT0+1/KNRL-2(V-V+1/KR)-2V/KRDDT0NLDDNL代值解得KNRL=2∴VIL=VT0+1/KNRL=1.5VVIH=VT0+8V/3KRDDNL-1/KNRL=3.1V而VOH=VDD=5V∴VNML=VIL-VOL=0.9VVNMH=VOH-VIH=1.9V4．考虑一个具有如下参数的CMOS反相器电路：VDD=3.3VVTN=0.6VVTP=-0.7VKN=200uA/V2Kp=80uA/V2计算电路的噪声容限。解：KR=KN/KP=2.5CMOS反相器的VOL=0V，VOH=VDD=3.3VVIL=(2Vout+VTP-VDD+KRVTN)/(1+KR)=0.57Vout-0.71Vin=VIL时，有1/2KN(VIL-VTN)2=KP〔(VDD-VIL-|VTP|)(VDD-Vout)-1/2(VDD-Vout)2〕0.66Vout2+0.05Vout-6.65=0解得：Vout=3.14V∴VIL=1.08VVIH=〔VDD+VTP+KR(2Vout+VTN)〕/(1+KR)=1.43Vout+1.1721()2'DSoxGSTHWICVVLVin=VIH时，有KN〔(VIH-VTN)Vout-1/2Vout2〕=1/2KP(VDD-VIH-|VTP|)22.61Vout2+6.94Vout-2.04=0解得：Vout=0.27V∴VIH=1.55V∴VNML=VIL-VOL=1.08VVNMH=VOH-VIH=1.75V5.采用0.35um工艺的CMOS反相器，相关参数如下：VDD=3.3VNMOS：VTN=0.6VμNCOX=60uA/V2(W/L)N=8PMOS：VTP=-0.7VμpCOX=25uA/V2(W/L)P=12求电路的噪声容限及逻辑阈值。解：KR=μNCOX(W/L)N/μpCOX(W/L)P=1.6对于CMOS反相器而言，VOL=0V，VOH=VDD=3.3VVIL=(2Vout+VTP-VDD+KRVTN)/(1+KR)=0.77Vout-1.17当Vin=VIL时，NMOS饱和导通，PMOS非饱和导通。由IDSN=IDSP得：1/2KN(VIL-VTN)2=KP〔(VDD-VIL-|VTP|)(VDD-Vout)-1/2(VDD-Vout)2〕2.04Vout2+8.30Vout-44.90=0解得：Vout=3.077V∴VIL=1.2V同理，VIH=〔VDD+VTP+KR(2Vout+VTN)〕/(1+KR)=1.23Vout+1.37当Vin=VIH时，PMOS饱和导通，NMOS非饱和导通。由IDSN=IDSP得：KN〔(VIH-VTN)Vout-1/2Vout2〕=1/2KP(VDD-VIH-|VTP|)25.53Vout2+24.62Vout-6.15=0解得：Vout=0.24V∴VIH=1.66V∴该CMOS反相器的噪声容限：VNML=VIL-VOL=1.2VVNMH=VOH-VIH=