ARM微处理器体系结构

2.2ARM微处理器体系结构2.2.1数据类型2.2.2ARM微处理器的工作状态2.2.3ARM体系结构的存储器格式2.2.4理器模式2.2.5寄存器组织1.ARM状态下的寄存器组织2.Thumb状态下的寄存器组织2.2.6异常2.2ARM微处理器体系结构2.2.1数据类型ARM处理器支持以下数据类型：字（Word）：字的长度为32位，而在8位/16位处理器体系结构中，字的长度一般为16位，请注意区分。半字(Half-Word)：半字的长度为16位，与8位/16位处理器体系结构中字的长度一致。字节（Byte）：各种处理器体系结构中，字节的长度均为8位。2.2.2ARM微处理器的工作状态从编程的角度看,ARM微处理器的工作状态一般有两种,并可在两种状态之间切换:ARM状态，此时处理器执行32位的字对齐的ARM指令；Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。ARM处理器在两种工作状态之间可以切换：进入Thumb状态。当操作数寄存器的状态位(位[0])为1时，执行BX指令进入Thumb状态。如果处理器在Thumb状态进入异常，则当异常处理(IRQ、FIQ、Undef、Abort和SWI)返回时，自动转换到Thumb状态。进入ARM状态。当操作数寄存器的状态位(位[0])为0时，执行BX指令进入ARM状态。处理器进行异常处理(IRQ、FIQ、Reset、Undef、Abort和SWIARM状态执行)。在此情况下，把PC放人异常模式链接寄存器中。从异常向量地址开始执行也可以进入ARM状态。2.2.3ARM体系结构的存储器格式ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。作为32位的微处理器，ARM体系结构所支持的最大寻址空间为4GB。ARM体系结构可以用两种方法存储字数据，称为大端格式和小端格式,具体说明如下。◆大端格式：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。８９１０１１４５６７０１２３３１２４２３１６１５８７０字地址高地址低地址以大端格式存储字数据◆小端格式：与大端存储格式相反，在小端存储格式中，低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。１１１０９８７６５４３２１０以小端格式存储字数据高地址低地址３１２４２３１６１５８７０字地址８４０2.2.4理器模式ARM微处理器支持7种运行模式，分别为：用户模式(usr):ARM处理器正常的程序执行状态。快速中断模式(fiq):用于高速数据传输或通道处理。外部中断模式（irq）：用于通用的中断处理。管理模式（svc）：操作系统使用的保护模式，系统复位后的缺省模式。1.指令终止模式(abt):指令预取终止时进入该模式。2.数据访问终止模式(abt)：当数据访问终止时进入该模式，可用于虚拟存储及存储保护。指令未定义模式(und):支持硬件协处理器指令的软件仿真系统模式(sys)：运行具有特权的操作系统任务。ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。除用户模式以外，其余的所有6种模式称为非用户模式或特权模式(PrivilegedModes)；其中除去用户模式和系统模式以外的5种又称为异常模式(ExceptionModes)，常用于处理中断或异常,以及需要访问受保护的系统资源等情况。处理器启动时的模式转换图超级模式（Supervisor)多种特权模式变化用户程序的运行模式复位后的缺省模式主要完成各模式的堆栈设置，注意不要进入用户模式一般为用户模式User处理器模式2.2.5寄存器组织如图2-4所示，ARM微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。但是这些寄存器不能被同时访问，具体哪些寄存器是可编程访问的，取决于微处理器的工作状态及具体的运行模式。但在任何时候，通用寄存器R0~R14、程序计数器PC、一个或两个状态寄存器都是可访问的。1.ARM状态下的寄存器组织(1)通用寄存器．(2)寄存器R16(1)通用寄存器．通用寄存器包括R0~R15，可以分为3类：未分组寄存器R0~R7分组寄存器R8~R14程序计数器PC(R15)①未分组寄存器R0~R7在所有的运行模式下，未分组寄存器都指向同一个物理寄存器，它们未被系统用作特殊的用途，因此，在中断或异常处理进行运行模式转换时，由于不同的处理器运行模式均使用相同的物理寄存器，可能会造成寄存器中数据的破坏，这一点在进行程序设计时应引起注意。②分组寄存器R8～R14对于分组寄存器，它们每一次所访问的物理寄存器与处理器当前的运行模式有关。对于R8~R12，每个寄存器对应两个不同的物理寄存器，当使用fiq模式时，访问寄存器R8_fiq~R12_fiq；当使用除fiq模式以外的其他模式时，访问寄存器R8_usr~R12_usr。对于R13、R14，每个寄存器对应6个不同的物理寄存器，其中一个是用户模式与系统模式共用，另外5个物理寄存器对应于其他5种不同的运行模式。采用以下记号来区分不同的物理寄存器：R13_modeR14_mode其中，mode为以下几种模式之一：usr、fiq、irq、svc、abt、und。寄存器R13在ARM指令中常用作堆栈指针，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。而在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。由于处理器的每种运行模式均有自己独立的物理寄存器R13，在用户应用程序的初始化部分，一般都要初始化每种模式下的R13，使其指向该运行模式的栈空间.这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证异常发生后程序的正常执行。R14也称做子程序连接寄存器(SubroutineLinkRegister)或连接寄存器LR。当执行BL子程序调用指令时，R14中得到R15(程序计数器PC)的备份。其他情况下，R14用作通用寄存器。与之类似，当发生中断或异常时，对应的分组寄存器R14_svc、R14_irq、R14_fiq、R14_abt和R14_und用来保存R15的返回值。寄存器R14常用于如下的情况：在每一种运行模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时,将PC的当前值复制给R14，执行完子程序后，又将R14的值复制回PC，即可完成子程序的调用返回。以上的描述可用指令完成：执行以下任意一条指令：MOVPC,LR或BXLR在子程序入口处使用以下指令将R14存入堆栈：STMFDSP!，{Regs，LR}对应的,使用以下指令可以完成子程序返回：LDMFDSP!，{Regs，PC}R14也可作为通用寄存器。③程序计数器PC(R15)寄存器R15用作程序计数器(PC)。在ARM状态下，位[1:0]为0，位[31:2]用于保存PC；在Thumb状态下，位[0]为0，位[31:1]用于保存PC。虽然可以用作通用寄存器，但是有一些指令在使用R15时有一些特殊限制，若不注意，执行的结果将是不可预料的。在ARM状态下，PC的0和1位是0，在Thumb状态下，PC的0位是0。R15虽然也可用作通用寄存器，但一般不这么使用，因为对R15的使用有一些特殊的限制，当违反了这些限制时，程序的执行结果是未知的。由于ARM体系结构采用多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加八个字节。在ARM状态下，任一时刻可以访问以上所讨论的16个通用寄存器和1~2个状态寄存器。在非用户模式(特权模式)下，则可访问到特定模式分组寄存器，图2-4说明在每一种运行模式下，哪一些寄存器是可以访问的。(2)寄存器R16寄存器R16用作CPSR(CurrentProgramStatusRegister，当前程序状态寄存器)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。每一种运行模式下又都有一个专用的物理状态寄存器，称为SPSR(SavedProgramStatusRegister，备份的程序状态寄存器),当异常发生时,SPSR用于保存CPSR的当前值,从异常退出时则可由SPSR来恢复CPSR。由于用户模式和系统模式不属于异常模式，它们没有SPSR，当在这两种模式下访问SPSR时，结果是未知的。程序状态字参见后面说明。2.Thumb状态下的寄存器组织Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集，程序可以直接访问8个通用寄存器(R7~R0)、程序计数器(PC)、堆栈指针(SP)、连接寄存器(LR)和CPSR。同时，在每一种特权模式下都有一组SP、LR和SPSR。图2-4表明Thumb状态下的寄存器组织。(1)Thumb状态下的寄存器组织与ARM状态下的寄存器组织的关系Thumb状态下和ARM状态下的R0~R7是相同的Thumb状态下和ARM状态下的CPSR和所有的SPSR是相同的Thumb状态下的SP对应于ARM状态下的R13Thumb状态下的LR对应于ARM状态下的R14Thumb状态下的程序计数器对应于ARM状态下的R15以上的对应关系如图2-5所示。(2)访问THUMB状态下的高位寄存器(Hi-registers)在Thumb状态下，高位寄存器R8~R15并不是标准寄存器集的一部分，但可使用汇编语言程序有限制地访问这些寄存器，将其用作快速的暂存器.使用带特殊变量的MOV指令,数据可以在低位寄存器和高位寄存器之间进行传送,高位寄存器的值可以使用CMP和ADD指令进行比较或加上低位寄存器中的值。(3)程序状态寄存器ARM体系结构包含一个当前程序状态寄存器(CPSR)和5个备份的程序状态寄存器(SPSRs)。备份的程序状态寄存器用来进行异常处理，其功能包括：保存ALU中的当前操作信息。控制允许和禁止中断。设置处理器的运行模式。程序状态寄存器每一位的安排如图2-6所示.①条件码标志(ConditionCodeFlags)N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变，并且可以决定某条指令是否被执行。在ARM状态下，绝大多数的指令都是有条件执行的。在Thumb状态下．仅有分支指令是有条件执行的。条件码标志各位的具体含义如表2-1所示。②控制位PSR的低8位(包括I、F、T和M[4:0])称为控制位，当发生异常时这些位可以被改变。如果处理器运行特权模式，这些位也可以由程序修改。中断禁止位I、FI＝1禁止IRQ中断F＝1禁止FIQ中断T标志位：该位反映处理器的运行状态。对于ARM体系结构v5及以上版本的T系列处理器，当该位为1时，程序运行于Thumb状态，否则运行于ARM状态。对于ARM体系结构v5及以上版本的非T系列处理器，当该位为1时，执行下一条指令以引起未定义的指令异常；当该位为0时，表示运行于ARM状态。运行模式位M[4:0]:M0、M1、M2、M3、M4是模式位。这些位决定了处理器的运行模式。具体含义如表2-2所示。由表2-2可知，并不是所有的运行模式位的组合都是有效的，其他的组合结果会导致处理器进入一个不可恢复的状态。③保留位PSR中的其余位为保留位，当改变PSR中的条件码标志位或者控制位时，保留位不要改变，在程序中也不要使用保留位来存储数据。保留位将用于ARM版本的扩展。2.2.6异常异常(exception)由内部或外部源产生以引起处理器处理一个事件。例如，外部中断或试图执行未定义指令都会引起异常。在处理异常之前，处理器状态必须保留，以便在异常处理程序完成后，原来的程序能够重新执行。同一时刻可能出现多个异常。ARM支持7种类型